電子技術基礎實驗課件二.ppt_第1頁
電子技術基礎實驗課件二.ppt_第2頁
電子技術基礎實驗課件二.ppt_第3頁
電子技術基礎實驗課件二.ppt_第4頁
電子技術基礎實驗課件二.ppt_第5頁
已閱讀5頁，還剩11頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

常用數(shù)字邏輯門電路的研究 一 實驗目的1 熟悉數(shù)字電路實驗系統(tǒng)的正確使用方法 2 熟悉CMOS各種常用門電路的邏輯符號及邏輯功能 3 測量邏輯門電路的時延參數(shù) 二 實驗原理1 CMOS常用門電路 CD4001 四2輸入或非門 引腳圖 1 1 1 1 1 CD4011 四2輸入與非門 引腳圖 CD4069 六反相器 引腳圖 1 1 1 1 1 1 CD4070 四異或門 引腳圖 1 1 1 1 74LS125 三態(tài)門 引腳圖 1 EN EN EN EN 1 1 1 74LS03 集電極開路門 引腳圖 三 實驗內(nèi)容1 對CD4070的邏輯功能的測試 1 用邏輯箱觀測4070的邏輯功能并完成下表 2 CD4070處于工作狀態(tài) 并且使4070的1腳接高電平 2腳接頻率為2KHZ的TTL信號 請用雙蹤示波器觀察4070的2腳和3腳信號 畫出這兩個波形 標出信號周期 幅度和兩信號相位關系 CD4069引腳圖 2 利用六反相器CD4069測量邏輯門電路的時延參數(shù) 將CD4069中的六個非門依次串聯(lián)連接 在輸入端輸入250KHz的TTL信號 用雙蹤示波器測總的延時 計算每個門的平均傳輸延遲時間的tpd的值 HEF4069UBP器件資料中的時延參數(shù) 輸入輸出測量邏輯門電路的時延參數(shù) 若出現(xiàn)故障 檢測時因遵循以下步驟 1 檢查電源及各使能端 2 檢查各集成塊輸入輸出是否正常 一級一級檢查到集成塊引腳 注意不要造成引腳短路 四 注意事項 五 思考題 1 為什么異或門可用作非門 如何使用 為什么異或門是可控反相器 2 為什么CMOS集成門電路多余輸入端不能懸空 下次實驗預習題目 實驗五 編碼

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論