freescale MC9S12P128中文手冊.doc

53Chapter1 Device Overview MC9S12P-Family1.1介紹The MC9S12P 系列單片機是經(jīng)過優(yōu)化后有著低成本、高性能、低引腳數(shù)的汽車專業(yè)級單片機產(chǎn)品，該產(chǎn)品傾向于彌補高端16位單片及產(chǎn)品如MC9S12XS和低端8位單片機產(chǎn)品之間的空缺。MC9S12P 主要針對于要求使用CAN 或者 LIN/J2602通訊接口的汽車應用產(chǎn)品，典型的應用案例包括車身控制器、乘坐人員檢測、車門控制、座椅控制、遙控車門開關信號接收器、智能執(zhí)行器、車燈模塊、智能接線器。The MC9S12P 系列單片機使用了很多MC9S12XS系列單片機相同的功能，包括片內閃存錯誤糾正代碼（ECC）、一個專為數(shù)據(jù)診斷或者數(shù)據(jù)存儲的單獨的數(shù)據(jù)閃存模塊、高速AD轉換器和高頻調制鎖相環(huán)（IPLL）有效改善電磁兼容性能。MC9S12P系列單片機提供的所有16為單片機優(yōu)點和微處理器效率，同時保持飛思卡爾用戶熟悉的8位及16位單片機，低成本，功耗，EMC和高效的代碼80針QFP、64針LQFP、40針QFN封裝產(chǎn)品，最大限度的與MC9S12尺寸的優(yōu)點，如同MC9S12XS一樣可以無需等待外圍設備和內存的狀態(tài)既可以運行16為帶款的尋址，MC9S12P系列單片機主要有XS引腳兼容. I/O口在各種模式下都可以使用，同時具有中斷功能的I/O口還可以在停止或等待模式下喚醒。1.2 芯片特性表一:提供了MC9S12P家庭成員特征摘要,1.P或D寄存器擦除或者編程需要最低總線頻率為1MHZ1.2.2 芯片功能 S12 CPU 內核 高達128 KB具有ECC功能的片上閃存 4 Kbyte帶ECC功能的數(shù)據(jù)閃存 高達6 Kb片上靜態(tài)存儲器(SRAM) 具有內部濾波器的鎖相環(huán)倍頻器 (IPLL) 416 MHz 皮爾斯振蕩器 1 MHz內部RC振蕩器 定時器 (TIM) 具有16位輸入捕捉、輸出比較、計數(shù)器脈沖累加器功能 具有8位6通道的脈沖調制模塊(PWM) 10通道12位分辨率的逐次逼近AD轉換器 1個串行通信外部接口(SPI) 1個支持局域網(wǎng)通訊串行通信(SCI) 模塊 一個多可擴展控制器區(qū)域網(wǎng)絡(MSCAN) 模塊 (支持CAN 協(xié)議2.0A/B) 片上電壓調節(jié)器 (VREG) 可對內部供電及內部電壓整流 自主周期中斷 (API)1.3 模塊特征1.3.1 CPUS12 CPU 是一個高速的16位處理單元: 全16-bit數(shù)據(jù)通道提供有效的數(shù)學運算和高速的數(shù)學執(zhí)行 包含很多單字節(jié)指令，可以有效的利用ROM空間 寬域變址尋址功能： 采用堆棧指針作為所有變址操作的變址寄存器 除了在自增或自減模式下都可以利用程序計數(shù)器作為變址寄存器 使用ABD累加器做累加器偏移 自動變址，前遞增(+a)、前遞減(-a)、后遞減（a-）、后遞增（a+）(by 8 to +8)1.3.2 帶ECC功能的片內閃存 高達 128 Kb程序閃存空間 32 位數(shù)據(jù)加7 位ECC (糾錯碼) 允許單字節(jié)糾錯和雙字節(jié)糾錯 512字節(jié)擦出扇區(qū)空間自動編程和擦除算法 用戶設置讀寫頁面邊界 具有可以防止偶然編程或者擦除的保護結構 4 Kb 數(shù)據(jù)閃存空間 16 位數(shù)據(jù)加6位糾錯碼允許單字節(jié)和雙字節(jié)糾錯功能 256 字節(jié)的擦出扇區(qū)空間自動編程和擦除算法用戶設置讀寫頁面邊界1.3.3 片內靜態(tài)存儲器高達6kb通用RAM1.3.4 外部晶振 (XOSC) 閉環(huán)控制皮爾斯晶振頻率為4MHZ-16MHZ振幅增益控制輸出電流低諧波失真信號Signal with low harmonic distortion 低功耗 良好的噪聲免疫無需外部限流電阻 跨導尺寸優(yōu)化提供良好的振蕩器啟動保證1.3.5 內部RC晶振 (IRC) 可調的內部參考時鐘 頻率: 1 MHz 在40C to +125C環(huán)境溫度范圍內調節(jié)精度達: 1.5%1.3.6 內部鎖相環(huán)倍頻器(IPLL) 無需外部元件 參考分頻器和倍頻器提供大變化量的時鐘頻率 自動帶寬控制低頻率抖動操作 自動鎖定頻率可配置的選項，擴頻減少電磁干擾EMC (頻率調制frequency modulation) 參考時鐘源: 外部 416 MHz 共振器/晶振 (XOSC) 內部RC晶振 1 MHz (IRC)1.3.7 系統(tǒng)支撐 上電復位(POR) 系統(tǒng)復位發(fā)生器 非法尋址復位 低電壓檢測中斷或復位 實時中斷 (RTI) 計算機正常工作復位(COP) 開門狗 可通過相應窗口設置COP用以采用錯誤偵測復位通過位操作對閃存進行初始化復位 時鐘監(jiān)控器監(jiān)控晶振功能正常工作1.3.8 定時器(TIM) 8通道16位定時器可進行輸入捕捉和輸出比較 16-bit帶有7位精度預分頻器的自由運行計數(shù)器一通道16-bit 脈沖累加器1.3.9 脈沖帶寬調制器 (PWM) 6通道8位or 3 通道16-bit脈寬調制器 每個通道都可以對周期和占空比進行編程 中心對齊或者左對齊輸出 寬頻率范圍內可編程邏輯時鐘1.3.10 局域網(wǎng)控制器 (MSCAN) 速率達1Mbit/s, 滿足CAN 2.0 A, B 協(xié)議標準和擴展數(shù)據(jù)幀 08 字節(jié)長度 可編程比特率達1 Mbps5個 FIFO(先進先出)的接收緩沖器 三個內部優(yōu)先發(fā)送緩沖器 靈活的標識符可編程選通濾波器s: 2 x 32-bit 4 x 16-bit 8 x 8-bit 集成了低通濾波器的喚醒操作 閉環(huán)反饋自檢測 CAN 總線監(jiān)聽 總線關閉可通過軟件干預或者自動恢復 16-bit 接收發(fā)送信息時鐘戳1.3.11 串行通信接口 (SCI) 可選擇全雙工或單工模式 標準的不歸零格式 通過可編程脈寬調制選用 IrDA 1.4 反轉歸零格式 13位波特率 可選 可編程字符長度 可編程改變其接收和發(fā)送極性for transmitter and receiver 邊沿觸發(fā)接收喚醒 支持LIN總線的間隔檢測和傳輸沖突檢測1.3.12 Serial Peripheral Interface Module (SPI) 可配置 8- or 16-bit 數(shù)據(jù)大小 全雙工或單線雙向 全雙工接收和發(fā)送 Master or slave 模式 最高位優(yōu)先 or 最低位優(yōu)先可換 并口時鐘頻率相位和極性選擇1.3.13 AD轉換 (ATD) 10通道12位AD轉換器 3微妙轉換時間 8-/10-/12-位解決方案數(shù)據(jù)結果左對齊或右對齊 停止模式下使用內部晶振作為轉換器晶振 低功耗模式下模擬信號比較喚醒 連續(xù)轉換模式e 多通道掃描 引腳可作為IO口1.3.14 片內電壓調節(jié)器(VREG) 具有帶隙標準的線性電壓穩(wěn)壓器 具有低電壓中斷功能的低壓檢測器 上電復位 (POR) 電路 低電壓復位功能 (LVR) 高溫傳感器1.3.15 背景調試 (BDM) 非插入內存訪問指令 支持在線對片內非易始性存儲單元編程1.3.16 調試器 (DBG)64個入口跟蹤緩沖器 三個比較器 (A, B and C) 比較器A比較全16位地址總線額16位數(shù)據(jù)總線 精確尋址和尋址范圍比較 兩種匹配比較類型 標記位 程序強行置位 該類型是在一數(shù)學公式出現(xiàn)后一個指令邊界可用 四個跟蹤模式 四個階段狀態(tài)序列發(fā)生器 stage state sequencer1.4 內部結構框圖1.5 引腳圖1.6 存儲器映像表Table 1-2. Device Register Memory Map地址模塊字節(jié)0x00000x0009 PIM 端口集成模塊100x000A0x000B MMC 內存映像控制20x000C0x000D PIM 端口集成模塊20x000E0x000F Reserved 保留20x00100x0017 MMC 內存映像控制80x00180x0019 Reserved 保留20x001A0x001B Device ID register 設備ID暫存器20x001C0x001F PIM 端口集成模塊40x00200x002F DBG 調試模塊160x00300x0033 Reserved 保留40x00340x003F CPMU 時鐘和電源管理120x00400x006F TIM 定時器模塊480x00700x009F ATD 1通道12位AD模塊 480x00A00x00C7 PWM 6通道脈寬調制模塊400x00C80x00CF SCI 串行通訊接口80x00D00x00D7 Reserved 保留80x00D80x00DF SPI 串行外設接口80x00E00x00FF Reserved 保留320x01000x0113 FTMRC 控制寄存器200x01140x011F Reserved 保留120x0120 INT 中斷模塊10x01210x013F Reserved 保留310x01400x017F CAN 640x01800x023F Reserved 保留1920x02400x027F PIM 端口集成模塊 640x02800x02BF Reserved 保留640x02C00x02EF Reserved 480x02F00x02FF CPMU 時鐘和電源管理160x03000x03FF Reserved 保留256注意在表1-2中保留的寄存器空間不分配給任何模塊，該寄存器的保留空間是留給以后使用的，對這些保留空間寫操作沒有任何效果，讀該空間返回值都為零。表1-2顯示S12P的CPU和BDM本地地址轉換到全局內存映射。還表明內部資源在內存映射中的位置。表1-3表示閃光映射D Flash（數(shù)據(jù)寄存器）和P Flash（程序寄存器）閃存的映射。全部256K全局內存空間可以使用PPAGE頁面寄存器在本地64k空間中的0x8000 - 0xBFFF的p-flash窗口看到。Table 1-3. MC9S12P -Family mapping for D-Flash and unpaged P-Flash Local 64K memory map Global 256K memory map D-Flash 數(shù)據(jù)閃存 0x0400 - 0x13FF 0x0_4400 - 0x0_53FF P-Flash 頁面閃存 0x1400 - 0x27FF(1) 0x3_1400 -0x3_27FF(2) 0x4000 - 0x7FFF 0x3_4000 - 0x3_7FFF 0xC000 - 0xFFFF 0x3_C000 - 0x3_FFFF (1)、(2)地址針對MC9S12P64是因為4K的RAM空間S12中的PPAGE頁面寄存器屬于MMC模塊，用于選擇分頁地址的頁Table 1-4. Derivatives（派生）Feature MC9S12P32 MC9S12P64 MC9S12P96 MC9S12P128 P-Flash size 32KB 64KB 96KB 128KB PF_LOW 0x3_8000 0x3_0000 0x2_8000 0x2_0000 PPAGES0x0E - 0x0F0x0C - 0x0F 0x0A - 0x0F0x08 - 0x0FRAMSIZE 2KB 4KB 6KB RAM_LOW 0x0_3800 0x0_3000 0x0_2800 封裝 功能供電類型內部上拉電阻描述80 64 48 1 23控制寄存器復位狀態(tài) 111PP3 KWP3 PWM3 VDDXPERP/PPSP 禁用 P口,中斷, PWM222PP2 KWP2 PWM2 VDDX PERP/PPSP 禁用 P口,中斷, PWM 333PP1 KWP1 PWM1 VDDX PERP/PPSP 禁用P口,中斷, PWM44-PP0 KWP0 PWM0 VDDX PERP/PPSP 禁用 P口,中斷, PWM554PT0 IOC0 PWM0 VDDX PERT/PPST 禁用 T 口, TIM665PT1 IOC1 VDDX PERT/PPST 禁用 T 口, TIM 776PT2 IOC2 VDDX PERT/PPST 禁用 T 口, TIM 887PT3 IOC3 VDDX PERT/PPST 禁用 T 口, TIM 99-PJ0 KWJ0 VDDX PERJ/PPSJ Up J 口, 中斷 1010-PJ1 KWJ1 VDDX PERJ/PPSJ Up J 口, 中斷11118PT4 IOC4 PWM4 VDDX PERT/PPST 禁用 T 口, PWM/TIM 12129PT5 IOC5 PWM5 or API_EX TCLK VDDX PERT/PPST 禁用 T 口, PWM/TIM , API輸出131310PT6 IOC6 VDDX PERT/PPST 禁用 T 口, TIM 141411PT7 IOC7 VDDX PERT/PPST 禁用 T 口, TIM 151512BKGD MODC VDDX Always on Up BDM調試口1616-PB0 VDDX PUCR 禁用 B 口 17-PB1 VDDX PUCR 禁用 B 口 18-PB2 VDDX PUCR 禁用 B 口 19-PB3 VDDX PUCR 禁用 B 口 20-PB4 VDDX PUCR 禁用 B 口 2117-PB5 VDDX PUCR 禁用 B 口 2218-PB6 VDDX PUCR 禁用 B 口 2319-PB7 VDDX PUCR 禁用 B 口 242013PE7 ECLKX2 VDDX PUCR Up E 口 25-PE6 VDDX 復位引腳為低電平 E 口26-PE5 VDDX 復位引腳為低電平 E口272114PE4 ECLK VDDX PUCR Up E 口,總線時鐘輸出 282215VSSX2 292316VDDX2 302417RESET VDDX PULL UP 外部復位312518VDDR 322619VSS3 332720VSSPLL 342821EXTAL VDDP LL NA NA 晶振引腳 352922XTAL VDDP LL NA NA 晶振引腳363023PJ2 KWJ2 VDDX PERJ/PPSJ Up J 口,中斷 37-PE3 VDDX PUCR Up E 口 38-PE2 VDDX PUCR Up E 口 IRQ VDDX PUCR Up E 輸入, 可屏蔽式中斷 393124PE1 403225PE0 XIRQ VDDX PUCR Up E輸入, 非屏蔽式中斷 4133-PA0 VDDX PUCR 禁用 Port A 4234-PA1 VDDX PUCR 禁用 Port A 4335-PA2 VDDX PUCR 禁用 Port A 4436-PA3 VDDX PUCR 禁用 Port A 45-PA4 VDDX PUCR 禁用 Port A 46-PA5 VDDX PUCR 禁用 Port A 47-PA6 VDDX PUCR 禁用 Port A 48-PA7 VDDX PUCR 禁用 Port A 493726PAD08 AN08 VDDA PER1AD 禁用 AD I/O, AD轉換模擬輸入口503827PAD09 AN09 VDDA PER1AD 禁用 AD I/O, AD轉換模擬輸入口513928PAD00 AN00 VDDA PER1AD 禁用 AD I/O, AD轉換模擬輸入口, 524029PAD01 AN01 VDDA PER1AD 禁用 AD I/O, AD轉換模擬輸入口534130PAD02 AN02 VDDA PER1AD禁用 AD I/O, AD轉換模擬輸入口 544231PAD03 AN03 VDDA PER1AD禁用 AD I/O, AD轉換模擬輸入口554332PAD04 AN04 VDDA PER1AD禁用 AD I/O, AD轉換模擬輸入口564433PAD05 AN05 VDDA PER1AD禁用 AD I/O, AD轉換模擬輸入口574534PAD06 AN06 VDDA PER1AD禁用 AD I/O, AD轉換模擬輸入口 584635PAD07 AN07 VDDA PER1AD 禁用 AD I/O, AD轉換模擬輸入口 594736VDDA 604836VRH2 614937VRL3 624937VSSA 635038PS0 RXD VDDX PERS/PPSS Up S I/O, SCI接收引腳645139PS1 TXD VDDX PERS/PPSS Up S I/O, SCI發(fā)送引腳 6552-PS2 VDDX PERS/PPSS Up S I/O 6653-PS3 VDDX PERS/PPSS Up S I/O 675440TEST N.A. RESET pin DOWN 調試輸入腳 68-PJ7 KWJ7 VDDX PERJ/PPSJ Up J I/O,中斷 69-PJ6 KWJ6 VDDX PERJ/PPSJ Up J I/O, 中斷705541PM5 SCK VDDX PERM/PPSM 禁用 M I/O,串行外部設備 MISO 腳 715642PM4 MOSI VDDX PERM/PPSM 禁用 M I/O,串行外部設備 MISO 腳 725743PM3SSVDDXPERM/PPSM禁用M I/O, 串行時鐘線735844PM2 MISO VDDX PERM/PPSM 禁用 M I/O, SPI0從機選擇線 745945PM1 TXCAN VDDX PERM/PPSM 禁用 M I/O, CAN 發(fā)送端 756046PM0 RXCAN VDDX PERM/PPSM 禁用 M I/O, CAN接收端 766147VSSX1 776248VDD1 7863-PP7 KWP7 VDDX PERP/PPSP 禁用 P I/O, 中斷 7964-PP5 KWP5 PWM5 VDDX PERP/PPSP 禁用 P I/O, 中斷, PWM 80-PP4 KWP4 PWM4 VDDX PERP/PPSP 禁用 P I/O, 中斷, PWM DDR 數(shù)據(jù)方向寄存器是決定相應口的引腳是輸入還是輸出，若該寄存器某位為零其對應的引腳為輸入，反之亦然，復位時該寄存器為$00PTI輸入寄存器：只讀寄存器，當對應引腳為輸入引腳時，讀出的值為引腳的電平值，定義為輸出時，作為對應引腳是否正常工作，1為超載或短路，0正常RDR功耗驅動寄存器：為1時引腳輸出功耗為正常的1/6，為0正常功耗PER上拉下拉使能寄存：為0禁止上拉下拉電阻，1允許上拉下拉電阻PPS上拉下拉選擇寄存器：對應引腳定義為輸入且上拉下拉使能為允許時，1為下拉，0為上拉。PT I/O寄存器,當對應的引腳定義為輸入引腳時，讀該寄存器的值為其實際值，定義為輸出引腳時時，該寄存器的值為對應引腳的電平狀態(tài)值VDDR 內部電壓調整器供電端MISO主機輸入/從機輸出數(shù)據(jù)線VDDP LLPLL鎖相環(huán)供電端VDDXIO外部電源供電端VDDA內部AD轉換供電端SCK串行時鐘線MOSI主機輸出/從機輸入數(shù)據(jù)線SS低電平有效的從機選擇線Figure 1-2. MC9S12P-Family Global Memory Map2.48針封裝 VRH and VDDA 共用一個引腳3. 64和48針封裝VRL and VSSA 共用一個引腳1.7.3 Detailed Signal Descriptions1.7.3.1 EXTAL, XTAL 振蕩器引腳EXTAL 、XTAL引腳是晶振驅動和外部時鐘引腳，上電復位后所有裝置的時鐘都來源于內部參考時鐘，XTAL是振蕩器輸出引腳 1.7.3.2 RESET 外部復位引腳RESET 引腳是一個低電平有效復位雙向信號引腳，其可作為輸入端使MCU復位到初始化狀態(tài)，而當MCU內部產(chǎn)生復位使其可作為輸出引腳。RESET 腳有內部上拉電路.1.7.3.3 TEST 測試引腳該引腳是保留給工廠作為測試引腳用，注意TEST必須與VSSX引腳相連。1.7.3.4 BKGD / MODC 背景調試模式引腳The BKGD/MODC 該引腳作為背景調試通訊的偽漏極開路引腳，在復位時該引腳為作為工作模式選擇引腳，該引腳的狀態(tài)可以在復位上升沿時鎖存到MODC位，其有內部上拉電路。1.7.3.5 PAD9:0 / AN9:0 Port AD Input Pins of ATDPAD9:0 為通用IO引腳和10通道的AD轉換模擬輸入。1.7.3.6 PA7:0 Port A I/O PinsPA7:0 通用IO腳。1.7.3.7 PB7:0 Port B I/O PinsPB7:0 為通用IO口。1.7.3.8 PE7 Port E I/O Pin 7 / ECLKX2PE7 是通用IO口.在復位時內部上拉使能，還可以作為ECKX2的輸出 。1.7.3.9 PE6:5 Port E I/O Pin 6-5PE6:5 通用IO口。1.7.3.10 PE4 / ECLK Port E I/O Pin 4PE4 為通用IO引腳. 還可以設置為驅動內部總線的時鐘頻率引腳ECLKI，ECLK 可用作參考計時。ECLK 輸出有一個可編程的預分頻器。1.7.3.11 PE3:2 Port E I/O Pin 3PE3:2 通用IO腳。1.7.3.12 PE1 / Port E Input Pin 1PE1 是通用輸入引腳同時還是可屏蔽的中斷請求輸入引腳，可以實現(xiàn)異步中斷請求，該引腳可以使MCU從停止和等待模式下喚醒。1.7.3.13 PE0 / Port E Input Pin 0PE1 是通用輸入引腳痛死還是不可屏蔽的中斷請求輸入引腳，可以實現(xiàn)異步中斷請求，該引腳可以使MCU從停止和等待模式下喚醒。是低電平有效，電平觸發(fā)中斷，所以在該引腳為低時MCU無法進入停止模式。1.7.3.14 PJ7:6, 2:0 / KWJ7:6, 2:0 Port J I/O Pins 7-6, 2-0PJ7:6, 2:0 為通用IO引腳。 還可以設置為鍵盤喚醒輸入引腳。1.7.3.15 PM7:6 Port M I/O Pins 7-6PM7:6 為通用IO引腳1.7.3.16 PM5 / SCK Port M I/O Pin 5PM5為通用IO引腳.同時還可以設置為串行通信外部設備時鐘設置引腳SCK 。1.7.3.17 PM4 / MOSI Port M I/O Pin 4PM4為通用IO引腳。還可以設置為串行外部設備的 MOSI線。1.7.3.18 PM3 / SS Port M I/O Pin 3PM3為通用IO引腳.還可以設置為串行外部設備的從機選擇引腳SS。1.7.3.19 PM2 / MISO Port M I/O Pin 3PM2為通用IO引腳。還可以設置為串行外部設備的MISO引腳。1.7.3.20 PM1 / TXCAN Port M I/O Pin 1PM1 為通用IO引腳。CAN發(fā)送數(shù)據(jù)引腳。1.7.3.21 PM0 / RXCAN Port M I/O Pin 0PM0為通用IO引腳。CAN接收數(shù)據(jù)引腳。1.7.3.22 PP5:0 / KWP5:0 / PWM5:0 Port P I/O Pins 5-0PP5:0 為通用IO引腳。 鍵盤喚醒引腳1.7.3.23 PP7 / KWP7 Port P I/O Pin 7PP7 為通用IO引腳。 鍵盤喚醒引腳1.7.3.24 PS3 Port S I/O Pin 3PS3為通用IO引腳。1.7.3.25 PS2 Port S I/O Pin 2PS2為通用IO引腳。1.7.3.26 PS1 / TXD Port S I/O Pin 1PS1為通用IO引腳。 內部串行設備TXD 1.7.3.27 PS0 / RXD Port S I/O Pin 0PS0為通用IO引腳。內部串行通信RXD 。1.7.3.28 PT7:6 / IOC7:6 Port T I/O Pins 7-6PT7:6 為通用IO引腳。還可以設置位定時器.1.7.3.29 PT5 / IOC5 / PWM5 / API_EXTCLK Port T I/O Pin 5PT5為通用IO引腳。還可以定義為定時器TIM通道5，或者PWM輸出通道5以及API_EXTCLK 輸出引腳。1.7.3.30 PT4 / IOC4 / PWM4 Port T I/O Pin 4PT4為通用IO引腳，還可以設置位TIM的通道4，和PWM輸出引腳4。1.7.3.31 PT3:1 / IOC3:1 Port T I/O Pin 3:1PT3:1 為通用IO引腳。還可以設置為定時器通道3-1。1.7.3.32 PT0 / IOC0 / PWM0 Port T I/O Pin 0PT0為通用IO引腳。還可以設置位定時器通道0和脈寬調制輸出引腳0。1.7.4 Power Supply Pins注意：所有VSS 引腳必須都連在一起 。1.7.4.1 VDDX2:1, VSSX2:1 I/O供電的正極和地 I/O外部電源和地引腳。Bypass requirements depend on how heavily the MCU pins are loaded. 所有VDDX 引腳在內部都連接在一起。所有VSSX引腳都在內部連接在一起。1.7.4.2 VDDR 內部電壓調節(jié)器電源輸入引腳內部電壓調節(jié)器供電輸入引腳。1.7.4.3 VSS3 Core Ground Pin(MCU接地引腳)名義電壓源1.8V是由內部電壓調節(jié)器提供，電流回路通過VSS3引腳，這些引腳不允許加載外部負載。1.7.4.4 VDDA, VSSA 內部AD轉換電源和電壓調節(jié)器1.7.4.5 VRH, VRL AD轉換參考電壓輸入引腳1.7.4.6 VSSPLL 振蕩器和PLL接地引腳名義電壓1.8v由內部電壓調節(jié)器提供1.7.4.7 電源引腳匯總助記符名義電壓 描述VDDR 5.0 V 內部電壓調節(jié)器外部供電引腳VDDX2:1 5.0 V I/O引腳外部電源VSSX2:1 0 V VDDA 5.0 V AD轉換工作電壓和接地引腳，同時作為內部電壓調節(jié)器的參考電壓，允許獨立的電壓源 VSSA 0 V VRL 0 V AD轉換參考電壓VRH 5.0 V VSS3 0V 由內部穩(wěn)壓器為cpu提供的內部電源和地VSSPLL 0V 鎖相環(huán)工作電源和地引腳，允許獨立繞行，該電源由內部穩(wěn)壓器提供 1.9.1 Chip Configuration Summary不同的運行模式以及不同的安全狀態(tài)都會影響到調試功能，復位后運行模式由MODC在復位過程中的信號決定，MODC位在MODE寄存器中，其顯示當前的運行模式以及在運行過程中提供有限的模式切換功能。MODC的狀態(tài)信號在出現(xiàn)復位引腳上升沿時被鎖存在MODC位中Table 1-10. Chip Modes芯片運行模式MODC普通單片模式1特殊單片模式01.9.1.1 Normal Single-Chip Mode該模式是正常運行應用程序時使用的模式，在復位后片上存儲器里運行代碼開始執(zhí)行。1.9.1.2 Special Single-Chip Mode該模式是用作調試、啟動引導、安全相關操作的特殊模式，背景調試只能在該模式下使用，CPU執(zhí)行一監(jiān)控程序，BDM的硬件設備通過BKGD引腳等待接收一系列的命令。1.9.2 Low Power OperationThe MC9S12P有兩個靜態(tài)低功耗模式，擬停止模式和停止模式，具體描述參考相應的章節(jié)。1.10 SecurityMCU的安全機制可以防止非授權尋址散存，參考5.4.1和13.5T。1.11 Resets and Interrupts可以參考S12手冊和S12SINF章節(jié)關于異常執(zhí)行相關信息。1.11.1 Resets表1-11.列舉了所有復位源和本地向量，具體內容將在第七章S12 Clock, Reset and Power Management Unit中闡述。向量地址復位源CCR Mask 使能控制位$FFFE 上電復位 (POR) None None $FFFE 低電壓復位 (LVR) None None $FFFE 外部復位None None $FFFE 非法地址復位None None $FFFC 時鐘監(jiān)控復位None 在CPMUOSC寄存器的OSCE 位 $FFFA 計算機正常工作看門狗復位None 在CPMUCOP寄存器的 CR2:0位1.11.2 中斷向量Table 1-12 列舉了所有中斷源和向量以及默認的中斷優(yōu)先級。中斷模塊提供一個中斷向量基址寄存器可以對中斷向量進行再配置。向量地址中斷源芯片配置寄存器中斷使能寄存器停止模式喚醒等待模式喚醒中斷向量基地址 + $F8 非法指令中斷None None -中斷向量基地址+ $F6 軟件中斷None None -中斷向量基地址+ $F4 XIRQ X Bit None Yes Yes 中斷向量基地址+ $F2 IRQ 外部中斷I bit IRQCR (IRQEN) Yes Yes 中斷向量基地址+ $F0 實時中斷I bit CPMUINT (RTIE) 7.6 Interrupts 中斷向量基地址+ $EE TIM定時器通道0 I bit TIE (C0I) No Yes 中斷向量基地址 + $EC TIM定時器通道1I bit TIE (C1I) No Yes 中斷向量基地址+ $EA TIM定時器通道2I bit TIE (C2I) No Yes 中斷向量基地址+ $E8 TIM定時器通道3I bit TIE (C3I) No Yes 中斷向量基地址+ $E6 TIM定時器通道4I bit TIE (C4I) No Yes 中斷向量基地址+ $E4 TIM定時器通道5I bit TIE (C5I) No Yes 中斷向量基地址 + $E2 TIM定時器通道6I bit TIE (C6I) No Yes 中斷向量基地址+ $E0 TIM定時器通道7I bit TIE (C7I) No Yes 中斷向量基地址+ $DE 定時器溢出中斷I bit TSRC2 (TOF) No Yes 中斷向量基地址+ $DC 定時器溢出中斷I bit PACTL (PAOVI) No Yes 中斷向量基地址 + $DA 定時器計數(shù)脈沖上升沿中斷I bit PACTL (PAI) No Yes 中斷向量基地址 + $D8 串行外部設備中斷I bit SPICR1 (SPIE, SPTIE) No Yes 中斷向量基地址+ $D6 串行口中斷I bit SCICR2 (TIE, TCIE, RIE, ILIE) Yes Yes 中斷向量基地址 + $D4 保留 中斷向量基地址 + $D2 AD轉換中斷I bit ATDCTL2 (ASCIE) Yes Yes 中斷向量基地址 + $D0 保留 中斷向量基地址 + $CE J口I bit PIEJ (PIEJ7-PIEJ6, PIEJ2-PIEJ0) Yes Yes 中斷向量基地址 + $CC to 中斷向量基地址 + $CA 保留 中斷向量基地址 + $C8 振蕩器狀態(tài)中斷I bit CPMUINT (OSCIE) No No 中斷向量基地址 + $C6鎖相環(huán)鎖存中斷I bit CPMUINT (LOCKIE) No No 中斷向量基地址 + $C4 to 中斷向量基地址 + $BC 保留 中斷向量基地址 + $BA 閃存錯誤I bit FERCNFG (SFDIE, DFDIE) No No 中斷向量基地址 + $B8 閃存命令I bit FCNFG (CCIE) No Yes 中斷向量基地址 + $B6 CAN喚醒I bit CANRIER (WUPIE) 8.4.7 Interrupts 中斷向量基地址 + $B4 CAN 錯誤I bit CANRIER (CSCIE, OVRIE) 中斷向量基地址 + $B2 CAN 接收I bit CANRIER (RXFIE) 中斷向量基地址 + $B0 CAN 發(fā)送 I bit CANTIER (TXEIE2:0) 中斷向量基地址 + $AE to 中斷向量基地址 + $90 保留 中斷向量基地址 + $8E P口中斷I bit PIEP (PIEP7,PIEP5-PIEP0) Yes Yes 中斷向量基地址+ $8C PWM緊急關機中斷 I bit PWMSDN (PWMIE) No Yes 中斷向量基地址 + $8A 低電壓中斷I bit CPMUCTRL (LVIE) No Yes 中斷向量基地址 + $88 自動周期中斷(API) I bit CPMUAPICTRL (APIE) Yes Yes 中斷向量基地址 + $86 高溫中斷I bit CPMUHTCL (HTIE) No Yes 中斷向量基地址 + $84 AD轉換完成中斷I bit ATDCTL2 (ACMPIE) Yes Yes 中斷向量基地址 + $82 保留 中斷向量基地址 + $80 假中斷 None -1.11.3.1閃存配置復位序列相每次復位時，在從閃存中加載閃存模塊寄存器時，閃存都會保持CPU運行，如果在復位階段發(fā)現(xiàn)雙重錯誤是，閃存模1.11.3.2 Reset While Flash Command Active在閃存命令執(zhí)行過程中如果出現(xiàn)復位，該命令都將會馬上取消，正在編譯的字符或者正在擦除的模塊都無法得到保證。1.11.3.3 I/O Pins參閱PIM章節(jié)關于的所有外圍模塊端口重置配置。1.11.3.4 Memory在進行復位過程中RAM數(shù)組不進行初始化1.12 COP（計算機正常工作復位） 設置計算機正常工作復位，地址為0x003C CPMUCOP寄存器中的計算機正常工作復位時間暫停率位CR0：2和WCOP位都是從閃存寄存器FOPT加載的，表1-13、1-14給出了在復位時序中，F(xiàn)OPT從全局地址為0x3_FF0E 加載的編碼值。NV2:0 in FOPT RegisterCR2:0 in COPCTL Register000111001110010101011100100011101010110001111000Table 1-14. Initial WCOP Configuration NV3 in FOPT RegisterWCOP in COPCTL Register10011.13 ATD Exte