基于FPGA的單片機(jī)外圍接口電路設(shè)計(jì)

1、基于的單片機(jī)外圍接口電路設(shè)計(jì)fpgadesign of interface circuits of scms peripheral devices based on fpga(鄭州大學(xué)) 蘇 玉 娜程 明s u yu-na cheng ming摘 要: 利 用現(xiàn)場(chǎng)可編程門(mén)陣列 fpga 實(shí)現(xiàn)單片機(jī)的外設(shè)接口電路 可以簡(jiǎn)化單片機(jī)系統(tǒng)的硬件電路 , 提高系統(tǒng)的集成度 、 可 靠性和系統(tǒng)設(shè)計(jì)的靈活性 。 本文介紹了基于 fpga 的單片機(jī)外設(shè)接口電路的基本設(shè)計(jì)方法 , 分別給出了各個(gè)功能模塊的設(shè)計(jì) 思路和實(shí)現(xiàn)方法 。 所有功能的實(shí)現(xiàn)全部采用 vhdl 進(jìn) 行 描 述 。關(guān) 鍵 詞: 現(xiàn)場(chǎng)可編程門(mén)陣列

2、; 單 片 機(jī); 接 口; 硬 件 描 述 語(yǔ) 言中 圖 分 類(lèi) 號(hào): tp368.1文 獻(xiàn) 標(biāo) 識(shí) 碼: aabstract: using fpga in the design of interface circuits of scm s peripheral devices can predigest the circuits, increase the inte-grated level and reliability of the system, and improve the flexibility of the design. the paper introduces some m

3、ethods to design in-terface circuits of scm s peripheral devices based on fpga. all functions are given by vhdl.key words: fpga; scm; interface; vhdl; lca技術(shù) 創(chuàng)新七段動(dòng)態(tài) led 接口。引 言單片機(jī)具有性?xún)r(jià)比高、功能靈活、易于人機(jī)對(duì)話(huà)、數(shù)據(jù)處理 能力強(qiáng)等特點(diǎn)。單片機(jī)應(yīng)用系統(tǒng)通常由鍵盤(pán)、顯示器、通信接 口、存儲(chǔ)器、a/d、d/a 電路等部分組成。傳統(tǒng)的單片機(jī)系統(tǒng)經(jīng)常 要用標(biāo)準(zhǔn)的邏輯電路或?qū)Ｓ玫慕涌谛酒瑏?lái)組成外圍電路，如地 址譯碼、i/o 擴(kuò)展

4、等功能通常由標(biāo)準(zhǔn)的 ttl/coms 邏輯電路或 各種專(zhuān)用接口芯片實(shí)現(xiàn)，這樣就會(huì)使系統(tǒng)的芯片數(shù)增多，接線 復(fù)雜，從而使電路板面積增大、可靠性和 emi 性能減低，難以實(shí) 現(xiàn)設(shè)計(jì)的小型化、集成化和高可靠性。而可編程門(mén)陣列 fpga 的 lca 結(jié)構(gòu)和它豐富的內(nèi)部資源可以用來(lái)設(shè)計(jì)各種組合邏輯 和時(shí)序邏輯電路，因此使用 fpga 設(shè)計(jì)單片機(jī)的外圍電路能夠 大大簡(jiǎn)化系統(tǒng)硬件結(jié)構(gòu)，使系統(tǒng)的設(shè)計(jì)、修改和擴(kuò)展都變的十 分靈活方便。本文通過(guò)對(duì) fpga 器件進(jìn)行功能設(shè)計(jì)，取代傳統(tǒng) 單片機(jī)系統(tǒng)中外設(shè)接口用的標(biāo)準(zhǔn)邏輯電路和專(zhuān)用的接口芯片， 使單片機(jī)系統(tǒng)的硬件電路大大簡(jiǎn)化并提高其可靠性。當(dāng)需要改 變系統(tǒng)性能時(shí)，可以

5、通過(guò)對(duì) fpga 重新編程而不用改變硬件電 路，提高了系統(tǒng)設(shè)計(jì)的靈活性。1 系 統(tǒng) 設(shè) 計(jì) 方 案根據(jù)一般單片機(jī)系統(tǒng)設(shè)計(jì)的需要，本文所設(shè)計(jì)的系統(tǒng)具有 以下幾個(gè)功能模塊，如圖 1 所示。1）通用邏輯模塊：根據(jù)具體的情況產(chǎn)生各種不同的邏輯電 路及控制信號(hào)，代替?zhèn)鹘y(tǒng)的標(biāo)準(zhǔn)邏輯芯片。本文將其設(shè)計(jì)為擴(kuò)展存儲(chǔ)器時(shí)用到的地址鎖存器。2）鍵盤(pán)接口模塊：代替?zhèn)鹘y(tǒng)的單片機(jī)與鍵盤(pán)的接口電路， 用 fpga 編程完成消除抖動(dòng)及按鍵識(shí)別功能。本文將其設(shè)計(jì)為44 掃描鍵盤(pán)的通用接口。3） 顯示接口模塊：代替?zhèn)鹘y(tǒng)的單片機(jī)與顯示器的接口電 路，用 fpga 編程完成譯碼、掃描等功能。本文將其設(shè)計(jì)為 4 位圖 1 系統(tǒng)功能模塊

6、圖4）串并行接口模塊：實(shí)現(xiàn)單片機(jī)與其外設(shè)的串行或并行數(shù) 據(jù)通信。本文將其設(shè)計(jì)為串行通信接口模塊。5） 其他擴(kuò)展模塊：實(shí)現(xiàn)單片機(jī)的一些其他常用功能，如pwm 驅(qū)動(dòng)、a/d、d/a 轉(zhuǎn)換的控制等。本設(shè)計(jì)所采用的 fpga 器件是 altera 公司的 cyclone- tm 系列芯片 ep1c6q240c8，它具有 5980 個(gè)邏輯單元，92160個(gè)比特的嵌入 ram。系統(tǒng)開(kāi)發(fā)工具為硬件描述語(yǔ)言 vhdl，開(kāi)發(fā)平臺(tái)為 quartus 。2 系 統(tǒng) 模 塊 實(shí) 現(xiàn)2.1 通用邏輯模塊fpga 可以設(shè)計(jì)成各種組合邏輯和時(shí)序邏輯電路，完成鎖 存、三態(tài)輸出、多路選擇、編譯碼、計(jì)數(shù)、寄存等功能。在實(shí)際應(yīng)用中

7、可以根據(jù)需要選擇相應(yīng)的功能模塊組成符合設(shè)計(jì)要求的 邏輯功能。本系統(tǒng)中設(shè)計(jì)的為擴(kuò)展存儲(chǔ)器時(shí)用的地址鎖存器（功能與帶三態(tài)緩沖輸出的 8d 鎖存器 74ls373 相似），其 vhdl 描述為：process(oe,enable,d)beginif oe=1 then蘇 玉 娜: 碩 士 研 究 生 #l: fpga#l: 89c51sramp ld cp ld fp ga 應(yīng) 用微 計(jì) 算 機(jī) 信 息( 嵌 入 式 與 s oc ) 2009 年 第 25 卷 第 5-2 期功能主要包括微處理器接口，用于數(shù)據(jù)傳輸?shù)木彌_器（buffer）、幀產(chǎn)生、奇偶校驗(yàn)、并轉(zhuǎn)串，用于數(shù)據(jù)接收的緩沖器、幀產(chǎn)生、奇

8、偶校驗(yàn)、串轉(zhuǎn)并等。q=zzzzzzzz;elseif enable=1 then q=d;end if;end if;end process;其中 oe 為三態(tài)門(mén)的使能信號(hào)，當(dāng) oe 為低電平時(shí)三態(tài)門(mén)處 于導(dǎo)通狀態(tài)，允許 q 輸出到外部，當(dāng) oe 為高電平時(shí)三態(tài)門(mén)處于斷開(kāi)狀態(tài)，輸出處于浮空狀態(tài)；enable 為鎖存控制信號(hào)，當(dāng)做鎖 存器用時(shí)，應(yīng)使 oe 為低電平，這時(shí)，當(dāng) enable 為高電平時(shí)，鎖存 器輸出狀態(tài)與輸入狀態(tài)相同，當(dāng) enable 從高電平返回到低電平（即下降沿）時(shí)，輸出不變，即輸入端的數(shù)據(jù)鎖入鎖存器中。2.2 鍵盤(pán)接口模塊 鍵盤(pán)是單片機(jī)應(yīng)用系統(tǒng)中一個(gè)很重要的部件，它能實(shí)現(xiàn)向系

9、統(tǒng)輸入數(shù)據(jù)、傳送命令等功能，是人工干預(yù)系統(tǒng)工作的重要手段。本文所設(shè)計(jì)的鍵盤(pán)接口電路框圖如圖 2 所示，由分頻電 路、鍵盤(pán)掃描計(jì)數(shù)器電路、鍵盤(pán)按鍵檢測(cè)電路、按鍵抖動(dòng)消除電路和鍵盤(pán)編碼電路等組成。圖 3 顯示接口電路2.4.1 接收模塊異步串行通信是逐個(gè)字符進(jìn)行傳輸?shù)?，并且傳送的每一個(gè) 字符格式都相同，均以一位起始位開(kāi)始，中間有若干位數(shù)據(jù)位， 然后是一位校驗(yàn)位（可選），最后是停止位，停止位后面是不定 長(zhǎng)度的空閑位。這樣就保證了起始位開(kāi)始處一定有一個(gè)下跳沿。接收邏輯首先通過(guò)檢測(cè)數(shù)據(jù)的下降沿來(lái)檢測(cè)起始位，產(chǎn)生 采樣時(shí)鐘，然后利用采樣時(shí)鐘來(lái)采樣串行輸入數(shù)據(jù)，在緩沖器中做移位操作，同時(shí)產(chǎn)生校驗(yàn)位，在第 8

10、 位處比較校驗(yàn)位是否 正確，在第 9 位處比較停止位是否為高，然后產(chǎn)生錯(cuò)誤指示信號(hào)。本文采用狀態(tài)機(jī)進(jìn)行設(shè)計(jì)，其 fsm 狀態(tài)轉(zhuǎn)換圖如圖 4 所示。技術(shù) 創(chuàng)新圖 2 鍵盤(pán)接口電路其中 clock 為時(shí)鐘脈沖，col 為鍵盤(pán)的列輸入，row 為鍵盤(pán)的 行 輸 出 ，scan_f 為 掃 描 頻 率 ，key_valid 為 按 鍵 確 定 信 號(hào) ， butt_code 為按鍵值。首先，將外部時(shí)鐘信號(hào)分頻為適合鍵盤(pán)的掃描頻率；計(jì)數(shù)器的計(jì)數(shù)值輸出到按鍵檢測(cè)電路，檢測(cè)使用者是否按下鍵盤(pán)，同時(shí)輸出到鍵盤(pán)編碼電路對(duì)鍵盤(pán)數(shù)值編碼；當(dāng) 使用者按下鍵盤(pán)時(shí)，按鍵檢測(cè)電路的 key_pressed 將為 0，并輸出

11、到計(jì)數(shù)器使計(jì)數(shù)停止，同時(shí)抖動(dòng)消除電路在確認(rèn)使用者正確按鍵后，輸出按鍵確定信號(hào)。2.3 顯示接口模塊 顯示功能是單片機(jī)應(yīng)用系統(tǒng)中實(shí)現(xiàn)人機(jī)對(duì)話(huà)的基本功能之一，用戶(hù)通過(guò)靈活的顯示方式方便的了解系統(tǒng)的工作情況。在簡(jiǎn)單的應(yīng)用系統(tǒng)中常用 led 數(shù)碼管或 lcd 顯示器顯示數(shù)據(jù) 或工作狀態(tài)。本文設(shè)計(jì)的為一個(gè) 4 位七段動(dòng)態(tài) led 數(shù)碼管顯 示接口電路，電路框圖如圖 3 所示，它由 bcd 多路選擇器、bcd對(duì)應(yīng)七段顯示器編碼電路、計(jì)數(shù)譯碼電路和七段顯示器掃描電路等組成。其中 clk 為同步時(shí)鐘脈沖信號(hào)，flk_ena 為掃描時(shí)鐘 脈沖信號(hào)，bcd_data 為輸入的 bcd 碼，ledseg 為七段顯示

12、器數(shù) 值輸出，ledcom 為七段顯示器輸出使能。2.4 串并行接口模塊 雖然大多數(shù)單片機(jī)都帶有通用的串行接口，但自行設(shè)計(jì)的接口意味著更大的使用靈活性，特別是 fpga 的高速特性允許 更高的數(shù)據(jù)傳輸速度，在實(shí)用中有重要意義。作為范例，本文設(shè)計(jì)了基于 rs232-c 標(biāo)準(zhǔn)的異步串行通信接口，它主要由數(shù)據(jù)總 線接口、控制邏輯、波特率發(fā)生器、發(fā)送和接收等部分組成，其圖 4 接收流程狀態(tài)機(jī)狀態(tài)轉(zhuǎn)換圖2.4.2 發(fā)送模塊 發(fā)送部分檢測(cè)控制信號(hào)，當(dāng)有數(shù)據(jù)要發(fā)送時(shí)只要按順序依次發(fā)送 1 位起始位、5-7 位數(shù)據(jù)位、一位校驗(yàn)位（帶校驗(yàn)時(shí)）和 1位（或 1.5 位、2 位）停止位即可。其 fsm 狀態(tài)轉(zhuǎn)換圖如

13、圖 5 所示。圖 5 發(fā)送流程狀態(tài)機(jī)狀態(tài)轉(zhuǎn)換圖結(jié) 束 語(yǔ)3將設(shè)計(jì)下載到芯片中，綜合報(bào)告顯示只消耗了 fpga 很少的一部分資源。整個(gè)系統(tǒng)的功耗也大為降低。由于 fpga 為大 規(guī)模集成電路，其集成度和工作速度隨著技術(shù)進(jìn)步和產(chǎn)品升級(jí)不斷提高，所以用 fpga 實(shí)現(xiàn)單片機(jī)外圍接口電路可以大大改 善單片機(jī)系統(tǒng)的性能，系統(tǒng)的外圍邏輯越是復(fù)雜，fpga 的潛力越能得到更好的發(fā)揮。(下轉(zhuǎn)第 135 頁(yè))- 174 - 360 元 / 年 郵 局 訂 閱 號(hào) ：82-946現(xiàn)場(chǎng)總線技術(shù)應(yīng)用 200 例ds p 開(kāi) 發(fā) 與 應(yīng) 用表 2 3 級(jí)二代小波變換對(duì)比實(shí)驗(yàn)數(shù)據(jù)5靳濟(jì)芳，visual c+小波變換技術(shù)與

14、工程實(shí)踐，人民郵電出版社，2004, 42-45。6tms320c6000 code composer studiousers guide，texasinstruments incorporated，may, 2000.7tms320c6000 c/c+ optimizing compiler users guide,?texasinstruments incorporated，april,2001.作 者 簡(jiǎn) 介 ： 余福榮（1977) ，男（漢族），江西臨川人，碩士，研究 方向?yàn)閿?shù)字圖像處理及其硬件系統(tǒng)設(shè)計(jì)；羅海波 （1967），男（漢族），江西吉安人，研究員，研究方向?yàn)閳D像處理與模式識(shí)別

15、，并行信號(hào)處理器體系結(jié)構(gòu)biography: yu fu - rong (1977 - ), male, han, linchuan jiangxi, computer master, major research in image processing and hardware system design.由表 1 中實(shí)驗(yàn)數(shù)據(jù)可知，經(jīng)過(guò)優(yōu)化后的算法的性能得到大大提高，算法的處理速度提高了 10-20 倍。因此，算法的優(yōu)化是 非常有效而必要。從表 2 的實(shí)驗(yàn)數(shù)據(jù)可以看出，采用交疊雙變換方法實(shí)現(xiàn)多級(jí)小波變換能明顯改善算法性能，算法的處理速度提高了近 11%。圖 3-1、圖 3-2 和圖 3-3

16、分別是用 ccs2.0 工具軟件截取的1 幀原圖像和 1 級(jí)與 3 級(jí)實(shí)時(shí)小波變換后的圖像。(110016 中 國(guó) 科 學(xué) 院 沈 陽(yáng) 自 動(dòng) 化 研 究 所) 余 福 榮李 德 強(qiáng)（100039 北 京 中 國(guó) 科 學(xué) 院 研 究 生 院 ） 余 福 榮羅 海 波（shenyang institute of automation, the chinese academy ofsciences, shenyang 110016,china）yu fu-rong luo hai-boli de-qiang(graduate school of the chinese academy of sci

17、ences, beijing100039, china）yu fu-rong通 訊 地 址 ：（110016 遼 寧 沈 陽(yáng) 東 陵 區(qū) 南 塔 街 114 號(hào) 中 國(guó) 科 學(xué) 院 沈 陽(yáng) 自 動(dòng) 化 研 究 所 光 電 信 息 研 究 室 ） 余 福 榮 (收稿日期:2009.04.03)(修稿日期:2009.05.05)技術(shù) 創(chuàng)新圖 3-1 原圖像圖 3-2 1 級(jí)二代小波變換后圖像(上接第 174 頁(yè))本文作者創(chuàng)新點(diǎn)：利用 fpga 設(shè)計(jì)單片機(jī)的外設(shè)接口電 路，并利用 vhdl 語(yǔ)言編程實(shí)現(xiàn)。參考文獻(xiàn)1甘歷. vhdl 應(yīng)用與開(kāi)發(fā)實(shí)踐m. 北京: 科學(xué)出版社,2003. 2李洪偉, 袁斯

18、華. 基于 quartus 的 fpga/cpld 設(shè)計(jì)m. 北 京: 電子工業(yè)出版社,2006.3楊大柱. 基于 fpga 的 uart 電路設(shè)計(jì)與仿真j.微計(jì)算機(jī)信 息，2007，5-2:212-213.4陳黎鵑,張帆,吳開(kāi)志.基于 fpga 單片機(jī)外設(shè)接口電路優(yōu)化設(shè) 計(jì)j.計(jì)算機(jī)與現(xiàn)代化,2006, 10:9294.5 hu zhe,zhang jun,luo xi -ling.a novel design of efficient multi-channel uart controller based on fpga j.chinese jour nal of aeronautics,

19、2007,20:6674.作 者 簡(jiǎn) 介 ：蘇玉娜（1982-），女（漢），河南，鄭州大學(xué)碩士研究生。研究方向?yàn)殡娐放c系統(tǒng)。程明（1949-），男（漢），河南，鄭州 大學(xué)教授、碩士生導(dǎo)師，從事通信和計(jì)算機(jī)應(yīng)用的研究。biography: su yu - na (1982 - ) ，woman (han) ，henan ，zheng zhou university ，master ，research area ：electrocircuit and system.圖 3-3 3 級(jí)二代小波變換后圖像結(jié) 論5文中主要論述了基于 tms320c6416 的實(shí)時(shí)二代小波變換的實(shí)現(xiàn)過(guò)程，提出了一種快速實(shí)現(xiàn)多級(jí)小波變換的方法，并用 各種優(yōu)化措施提高了算法的實(shí)時(shí)性。實(shí)驗(yàn)結(jié)果證明，采用交疊水平/ 垂直提升方法實(shí)現(xiàn)多級(jí)小波變換能明顯改進(jìn)算法的性 能，而算法優(yōu)化措施能充分利用高速 tms320c6416 芯片的性能和資源，經(jīng)優(yōu)化后，算法的運(yùn)行速度得到極大的提高，能夠?qū)崟r(shí)實(shí)現(xiàn)多級(jí)小波變換，可以應(yīng)用于實(shí)時(shí)圖像處理和其它實(shí)時(shí)小 波分析領(lǐng)域。本文創(chuàng)新地提出了一種交疊水平/ 垂直提升方法實(shí)現(xiàn)多級(jí) 二代小波變換，大大地提高了算法的實(shí)時(shí)性，取得很好的效果；已應(yīng)用到工程項(xiàng)目中，項(xiàng)目經(jīng)濟(jì)效益達(dá) 200 萬(wàn)元。參考文獻(xiàn)（450001 河 南 鄭 州 鄭 州 大 學(xué) 信 息 工 程 學(xué) 院 ） 蘇 玉 娜程