8位數(shù)碼掃描顯示電路設(shè)計(jì)

1、 eda與vhdl語言課程實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)名稱： 8位數(shù)碼掃描顯示電路設(shè)計(jì) 班級(jí)： 學(xué)號(hào)： 姓名： 實(shí)驗(yàn)日期： 2012.10.27 實(shí)驗(yàn)五 8位數(shù)碼掃描顯示電路設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康模簩W(xué)習(xí)硬件掃描顯示電路的設(shè)計(jì)。二、實(shí)驗(yàn)原理：圖 1 所示是8位數(shù)碼掃描顯示電路。圖1中g(shù)a為數(shù)碼管段信號(hào)輸入端，每個(gè)數(shù)碼管的七個(gè)段（g、f、e、d、c、b、a）都分別連在一起；k1k8為數(shù)碼管的位選信號(hào)輸入端。8 個(gè)數(shù)碼管分別由 8 個(gè)位選信號(hào) k1、k2、k8 來選通，被選通的數(shù)碼管才顯示數(shù)據(jù)，未選通的數(shù)碼管關(guān)閉。 如在某一時(shí)刻，k3 為高電平，其余選通信號(hào)均為低電平，這時(shí)僅 k3 對(duì)應(yīng)的數(shù)碼管顯示來自段信號(hào)端的數(shù)據(jù)，而

2、其它 7 個(gè) 數(shù)碼管呈現(xiàn)關(guān)閉狀態(tài)。因此，如果希望在 8 個(gè)數(shù)碼管上顯示希望的數(shù)據(jù)，就必須使得 8 個(gè)選通信號(hào) k1、k2、k8 分別被單獨(dú)選通，同時(shí)，在段信號(hào)輸入口加上希望在該對(duì)應(yīng)數(shù)碼管上顯示的數(shù)據(jù)，于是隨著選通信號(hào)的掃變，就能實(shí)現(xiàn)掃描顯示的目的。圖 1 8 位數(shù)碼掃描顯示電路三、實(shí)驗(yàn)內(nèi)容1：用vhdl語言設(shè)計(jì)8位數(shù)碼掃描顯示電路，顯示輸出數(shù)據(jù)直接在程序中給出。1、程序設(shè)計(jì)library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all; entity scanplay isport( clk:in std_log

3、ic; si:out std_logic_vector(7 downto 0); bi:out std_logic_vector(6 downto 0) );end ;architecture bhv of scanplay issignal s: std_logic_vector(3 downto 0);signal b: std_logic_vector(3 downto 0); begin process(clk) -產(chǎn)生動(dòng)態(tài)掃描顯示的控制信號(hào)variable sio: std_logic_vector(3 downto 0);variable bio: std_logic_vector

4、(3 downto 0); begin if clkevent and clk=1 then if bio 0); end if; if sio 0); end if; end if; s=sio; b si si si si si si si si si bi bi bi bi bi bi bi bi bi bi bi bi bi bi bi bi=1110001; end case; end process;end bhv; 注意：編程下載之前，將揚(yáng)聲器下方的jdsp跳線開關(guān)跳至“close”，任意電路模式皆可。引腳鎖定參考附圖12所示8個(gè)數(shù)碼管i/o連接圖（圖中pa為數(shù)碼管段信號(hào)，每個(gè)數(shù)碼管的八個(gè)段都分別連在一起；s1s8為數(shù)碼管的位選信號(hào)）。2、仿真波形3、引腳鎖定以及硬件下載選擇目標(biāo)器件ep1c3，選實(shí)驗(yàn)電路模式5。clk接clock0(引腳號(hào)為93)；輸出bi接數(shù)碼管（pio49-poi43）顯示譯碼輸出,輸出si接數(shù)碼管位選信號(hào)（pio41-pio34），通過短路帽選擇clock0接65535hz信號(hào)。4、實(shí)驗(yàn)結(jié)果編程下載之前，將揚(yáng)聲器下方的jdsp跳線