第11講45算術(shù)運(yùn)算電路

1、4.5 加法器加法器第第11講講4.5.1 半加器和全加器半加器和全加器1.1.半加器半加器 能對兩個(gè)能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。稱為半加器。 真值表真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1加數(shù)加數(shù)本位的和本位的和向高向高位的位的進(jìn)位進(jìn)位 邏輯表達(dá)式邏輯表達(dá)式iiiiiiiiiiBACBABABAS 邏輯圖邏輯圖=1&AiBiSiCiAiBiSiCiCO半加器符號半加器電路圖 AiBiCi-1000111100001010111 Ci的卡諾圖Ci AiBiCi-1000111

2、100010111010 Si的卡諾圖Si2.2.全加器全加器 能對加數(shù)、被加數(shù)和低位來的進(jìn)位信號相加，并根據(jù)求和結(jié)果給出該能對加數(shù)、被加數(shù)和低位來的進(jìn)位信號相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號。位的進(jìn)位信號。 真值表真值表Ai Bi C i-1 Si Ci0 0 00 0 1 0 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1Ai、Bi：加數(shù)，：加數(shù)， Ci-1：低位來的低位來的進(jìn)位，進(jìn)位，Si：本位的和，：本位的和， Ci：向：向高位的進(jìn)位。高位的進(jìn)位。 邏輯表達(dá)式邏輯表達(dá)式1iii1iii1iii1iiiiCBACBACBACB

3、AS 1iii1iii1iii1iiiiCBACBACBACBAS 1ii1iiiiiCACBBAC 1ii1iiiiiCACBBAC 邏輯圖邏輯圖1iii1iii1iii1iiiiCBACBACBACBAS 由由1ii1iiiiiCACBBAC CiSi & 1 & 1AiBiCi-1111 邏輯符號邏輯符號與或非門與或非門與或非式與或非式AiBiCi-1SiCiCI CO4.5.2 多位數(shù)加法器多位數(shù)加法器1 1、串行進(jìn)位加法器、串行進(jìn)位加法器 構(gòu)成方法構(gòu)成方法 把把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的

4、高位全加器的進(jìn)位輸入。加器的進(jìn)位輸入。 邏輯圖邏輯圖 S0 S1 S2 S3 C-1 A0 B0A1 B1A2 B2A3 B3 CO CI CO CI CO CI CO CI C0 C1 C2 C3 0 特點(diǎn)特點(diǎn)進(jìn)位信號是由低位向高位逐級傳遞的，速度不高。進(jìn)位信號是由低位向高位逐級傳遞的，速度不高。2.超前進(jìn)位集成超前進(jìn)位集成4位加法器位加法器74LS283 真值表真值表 邏輯表達(dá)式邏輯表達(dá)式1iii1iii1iii1iii1iii1iii1iii1iii1iii1iii1iiiiCBAC)BA(C)BA()CBACBA()CBACBA(CBACBACBACBAS 1iiiiiiC)BA(BA

5、C 同樣方法，得同樣方法，得定義兩個(gè)中間變量定義兩個(gè)中間變量Gi、PiiiiiiiBAPBAG 產(chǎn)生變量產(chǎn)生變量傳輸變量傳輸變量1iii1iiiiii1ii1iiiiCPGC)BA(BACCPCBAS 于是得于是得由上式得：由上式得：4位超前進(jìn)位加法器遞推公式：位超前進(jìn)位加法器遞推公式：100123012312323323331001201212212221001011011110000CPPPPGPPPGPPGPGCPGCCPPPGPPGPGCPGCCPPGPGCPGCCPGC Ai Bi C i-1 Si Ci0 0 00 0 1 0 1 00 1 11 0 01 0 11 1 01 1

6、10 01 01 00 11 00 10 11 1C0C1C2S0S1S2S3(C3)B3A3B2A2B1A1B0A0C-1COC-1P3P2P1P0 邏輯圖邏輯圖 引腳圖引腳圖1ii1iiiiCPCBAS 由233122011100CPSCPSCPSCPS得得4.5.3 減法運(yùn)算減法運(yùn)算一般將減法運(yùn)算變?yōu)榧臃ㄟ\(yùn)算來處理，采用補(bǔ)碼的方法來解決一般將減法運(yùn)算變?yōu)榧臃ㄟ\(yùn)算來處理，采用補(bǔ)碼的方法來解決.1. 1. 反碼和補(bǔ)碼反碼和補(bǔ)碼反碼：反碼：將原碼的每一位取反，即將原碼的每一位取反，即0 0變?yōu)樽優(yōu)? 1，1 1變?yōu)樽優(yōu)?.0.原碼與反碼之間的關(guān)系為：原碼與反碼之間的關(guān)系為：N N反反= =（2

7、 2 n n -1-1）- -N N原原 或或 N N反反+ +N N原原= = 2 2 n n 11， n n為數(shù)碼的位數(shù)為數(shù)碼的位數(shù)補(bǔ)碼：補(bǔ)碼：N N補(bǔ)補(bǔ) = =2 2 n n - -N N原原 （或（或 N N補(bǔ)補(bǔ) + +N N原原 = = 2 2 n n ）所以所以 N N補(bǔ)補(bǔ) = =（2 2 n n 11）- -N N原原+1= N+1= N反反+1+1 即一個(gè)數(shù)的補(bǔ)碼可由原碼取反加即一個(gè)數(shù)的補(bǔ)碼可由原碼取反加1獲得獲得2. 2. 由加補(bǔ)碼完成減法運(yùn)算由加補(bǔ)碼完成減法運(yùn)算A- B = A + (-B) = A + BA- B = A + (-B) = A + B補(bǔ)補(bǔ)- 2 - 2 n

8、 n 上式表明：上式表明：A 減減B 可由可由A 加加 B 的補(bǔ)碼并減的補(bǔ)碼并減 2n 獲得獲得（因?yàn)椋ㄒ驗(yàn)?N N補(bǔ)補(bǔ) = =2 2 n n - -N N原原）說明：說明：3. 43. 4位減法運(yùn)算電路位減法運(yùn)算電路 邏輯圖邏輯圖 4位加法器1B1B1B1B321032101D0123VC-11 A AAADDD借位信號借位信號 4個(gè)反相器將個(gè)反相器將B的各位求反，的各位求反，C-1接邏輯接邏輯1實(shí)現(xiàn)加實(shí)現(xiàn)加1，得，得B的補(bǔ)碼；的補(bǔ)碼； 與與2n相減由最高位的進(jìn)位信號取反完成。這有兩種情況：相減由最高位的進(jìn)位信號取反完成。這有兩種情況： 最高位有進(jìn)位信號，與最高位有進(jìn)位信號，與2n相減，差為

9、相減，差為0，則進(jìn)位信號取反為，則進(jìn)位信號取反為0 最高位無進(jìn)位信號，與最高位無進(jìn)位信號，與2n相減，差為相減，差為1，同時(shí)有借位。則進(jìn)位信號取反為，同時(shí)有借位。則進(jìn)位信號取反為1 由此可知，當(dāng)最高位進(jìn)位取反信號由此可知，當(dāng)最高位進(jìn)位取反信號V=1時(shí)，表明有借位時(shí)，表明有借位,則則AB；V=0時(shí)，時(shí)， 表明無借位表明無借位,則則AB。 實(shí)例分析實(shí)例分析（1）A-B 0，設(shè)，設(shè)A=0101，B=0001求補(bǔ)相加法求補(bǔ)相加法進(jìn)進(jìn)位位反反相相）加加反反(00 100 00 101)1(1 )(B01 11(A)10 10 直接作減法直接作減法001010001010 結(jié)果相同，差為差的原碼，借位信號

10、為結(jié)果相同，差為差的原碼，借位信號為0直接作減法直接作減法 實(shí)例分析實(shí)例分析（2）A-B 0，設(shè)，設(shè)A=0001，B=0101求補(bǔ)相加法求補(bǔ)相加法001010101000 符號符號 借位借位進(jìn)位反相）進(jìn)位反相）加加反反(00 111 00 110) 1 (1 )(B01 01(A )10 00結(jié)果：結(jié)果：前者是后者絕對值的補(bǔ)碼，因此若前者是后者絕對值的補(bǔ)碼，因此若 要求差值以原碼形式輸出，應(yīng)將要求差值以原碼形式輸出，應(yīng)將 結(jié)果再結(jié)果再 求補(bǔ)。求補(bǔ)。因?yàn)橐驗(yàn)?N N原原 = =2 2 n n - - N N補(bǔ)補(bǔ)借位信號借位信號V為為1表示差為負(fù)表示差為負(fù) 邏輯圖邏輯圖 4位加法器1B1B1B1B

11、321032101D0123VC-11 A AAADDD 4位加法器=1B=1B=1B=1B32103210D0123C-1 A AAADDDDD0DV,0VDD1DV,1V 原理：原理：可見：可見：V=1時(shí)時(shí)D3D0反相且加反相且加1，實(shí)現(xiàn)求補(bǔ)；，實(shí)現(xiàn)求補(bǔ)； V=0時(shí)時(shí)D3D0不反相，維持原碼。不反相，維持原碼。4.5.4 集成算術(shù)集成算術(shù)/邏輯單元介紹邏輯單元介紹集成算術(shù)集成算術(shù)/邏輯單元邏輯單元功能：功能：完成算術(shù)運(yùn)算和邏輯運(yùn)算完成算術(shù)運(yùn)算和邏輯運(yùn)算 74LS381功能表功能表Si Si S 0 0 0 00 0 1 0 1 00 1 11 0 01 0 11 1 01 1 1清 零 選

12、選 擇擇算術(shù)算術(shù)/邏輯操作邏輯操作B 減 A A 減 B A + B A B BAA 加 B 預(yù) 置 引腳圖引腳圖1A12365478910 20191815161714131211B1A0B0S0S1S2F0F1GNDVCCA2B2A3B3CnGF3F2P 可以對兩個(gè)可以對兩個(gè)4位數(shù)據(jù)進(jìn)行位數(shù)據(jù)進(jìn)行6種算術(shù)或邏輯運(yùn)算，加上清零和預(yù)置共有種算術(shù)或邏輯運(yùn)算，加上清零和預(yù)置共有8種選擇種選擇 算術(shù)運(yùn)算，輸出端算術(shù)運(yùn)算，輸出端F3F0，預(yù)置輸入端，預(yù)置輸入端A3A0，P、G、Cn為級連使用為級連使用本節(jié)小結(jié)本節(jié)小結(jié)能對兩個(gè)能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。邏輯電路稱為半加器。能對兩個(gè)能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于位，即相當(dāng)于3 3個(gè)個(gè)1位二進(jìn)制數(shù)的相加，求得和及進(jìn)位二進(jìn)制數(shù)的相加，求得和及進(jìn)位的邏輯電路稱為全加器。位的邏輯電路稱為全加器。實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。按照實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。按照進(jìn)位方式的不同，加法器分為串行進(jìn)位加法器和超進(jìn)位方式的不同，加法器分為串行進(jìn)位加法器和超前進(jìn)位加法器兩種。串行進(jìn)位加法器電路簡單、但前進(jìn)位加法器兩種。串行進(jìn)位加法器電路簡單、但速度