基于FPGA搶答器畢業(yè)設計答辯ppt課件

1、v設計的背景設計的背景v設計的功能設計的功能v設計的原理設計的原理v設計的流程設計的流程v設計的結果設計的結果v致致 謝謝 搶答環(huán)節(jié)經常出如今競賽、文體文娛等活動當中，可以準確、公正、直觀地根據搶答者的指示燈顯示、數碼顯示和警示顯示等手段指示出第一搶答者。普通競賽搶答器除了第一搶答信號的鑒別和鎖存功能，還有對提早搶答進展警報，計算各組參賽者的競賽得分。為了保證各種智力競賽、競賽的準確性和公正性，所以對電子搶答器的研討就有其重要的意義。1 1、能到達倒計時和計分功能。、能到達倒計時和計分功能。2 2、包容四組參賽者同時搶答。、包容四組參賽者同時搶答。3 3、設置搶答使能信號。、設置搶答使能信號。

2、4 4、假設提早搶答，那么對相應的參賽者發(fā)出警、假設提早搶答，那么對相應的參賽者發(fā)出警報。報。5 5、主持人確認結果，給出倒計時信號，時間為、主持人確認結果，給出倒計時信號，時間為3030秒。計數至秒。計數至0 0時停頓，揚聲器發(fā)出超時警報，時停頓，揚聲器發(fā)出超時警報，中止回答。中止回答。6 6、系統(tǒng)具有清零功能。、系統(tǒng)具有清零功能。7 7、電子搶答器電路有計分功能。、電子搶答器電路有計分功能。 電子搶答器的輸入信號包括復位信號CLR、搶答器使能信號EN、四組參賽者的搶答按鈕A/B/C/D、倒計時中止按鈕RST以及加分信號ADD；輸出信號包括四組參賽者搶答形狀的顯示LEDA、LEDB、LEDC

3、、LEDD及其對應得分、搶答器搶答勝利的組別顯示等。4.1系統(tǒng)流程圖4.2模塊引見4.2.14.2.1第一判別電路模塊：第一判別電路模塊：具有第一搶答信號的鑒別和具有第一搶答信號的鑒別和鎖存功能，在搶答開場后，鎖存功能，在搶答開場后，當恣意一路搶答器按下后，當恣意一路搶答器按下后，信號輸入并進展鎖存，這是信號輸入并進展鎖存，這是其它搶答按鍵在按下也不起其它搶答按鍵在按下也不起作用。此模塊有作用。此模塊有A A、B B、C C、D D四路搶答輸入信號；復位信四路搶答輸入信號；復位信號號CLRCLR；搶答使能信號；搶答使能信號ENEN。4.2.24.2.2倒計時電路模塊：倒計時電路模塊：倒計時電路

4、在搶答勝利后，倒計時電路在搶答勝利后，由主持人給出倒計時開場信由主持人給出倒計時開場信號號RSTRST，RSTRST輸入信號為高電輸入信號為高電平有效。搶答勝利的選手進平有效。搶答勝利的選手進入答題階段，計時顯示器從入答題階段，計時顯示器從初始值初始值3030開場以秒為單位倒開場以秒為單位倒計時，計數至計時，計數至0 0時停頓計數，時停頓計數，揚聲器鳴叫。揚聲器鳴叫。4.2.34.2.3計分電路模塊：計分電路模塊：參賽者搶答勝利后，根據競賽情況比參賽者搶答勝利后，根據競賽情況比較分數調整，該模塊輸入信號為加分較分數調整，該模塊輸入信號為加分選 擇 信 號選 擇 信 號 A D DA D D 和

5、 組 別 選 擇 信 號和 組 別 選 擇 信 號CHOS3.0CHOS3.0，其中，加分選擇信號，其中，加分選擇信號ADDADD高電平有效，有效時對組別選擇高電平有效，有效時對組別選擇信號信號CHOS3.0CHOS3.0即第一判別電路模即第一判別電路模塊的輸出信號塊的輸出信號Q3.0Q3.0。輸出信號分。輸出信號分別對應四組參賽者的得分，以百分制別對應四組參賽者的得分，以百分制表示。每組分數在競賽開場時預設表示。每組分數在競賽開場時預設100100分，每答對一題即加分選擇信分，每答對一題即加分選擇信號對相應參賽組有效加號對相應參賽組有效加1010分，答錯分，答錯不扣分。不扣分。4.2.44.

6、2.4顯示電路模塊：顯示電路模塊：顯示電路的本質其實就顯示電路的本質其實就是一個簡單的是一個簡單的LEDLED共陰共陰極顯示模塊的譯碼器。極顯示模塊的譯碼器。7 7段數碼管段數碼管LEDLED常用的普常用的普通通8 8字型為字型為a b c d e f a b c d e f g p,g p,其中其中P P為小數點，為小數點，共陰共陰LEDLED低電平有效。低電平有效。4.2.54.2.5位選選擇電路模塊：位選選擇電路模塊：位選選擇電路本質其實就是把位選選擇電路本質其實就是把輸入的輸入的1515個個DIN3.0DIN3.0四位二四位二進制數信號經過位選選擇器輸進制數信號經過位選選擇器輸出出shift14.0shift14.0七段數碼管位七段數碼管位選信號和對應的選信號和對應的bus3.0bus3.0四四位二進制數信號。