msp430設置基本時鐘系統(tǒng)

1、msp430設置基本時鐘系統(tǒng)時鐘信號概述通過這些基本的時鐘模塊，我們可以得到3個有用的時 鐘信號：1 ACLK 輔助時鐘(Auxiliary Clock)ACLK是LFXT1CLK時鐘源經1、2、4、8分頻后得到的。ACLK可由軟件選擇作為各個外圍模塊的時鐘信號，一般 用于低速外設。2 MCLK 主系統(tǒng)時鐘(Main System Clock)MCLK可由軟件選擇來自LFXT1CLK、XT2CLK、DC0CLK三者之一，然后經1、2、4、8分頻。MCLK通常用于CPU運行，程序的執(zhí)行和其他使用到高速 時鐘的模塊。3 SMCLK 子系統(tǒng)時鐘(Sub System Clock)SMCLK可由軟件選

2、擇來自XT2CLK或DC0CLK,然后經1、2、4、8分頻。SMCLK通常用于高速外圍模塊。實驗目的設置基本時鐘系統(tǒng)實驗要求熟練掌握對MSP430基本時鐘系統(tǒng)的操作和時鐘資源的分 配。實驗內容1 了解MSP430F169的時鐘資源。了解3個時鐘源，低頻震蕩器XT1,高頻震蕩器XT2,數 控震蕩器DCO。了解3個系統(tǒng)時鐘通道ACLK, MCLK, SMCLKoACLK的時鐘源只能來自XTloMCLK的時鐘源能來自XT1, XT2, DC0。SMCLK的時鐘源能來自XT2, DCOo2 啟動震蕩器了解震蕩器失效標志的含義。XT1和DC0震蕩器上電即啟動。XT2震蕩器需要操作XT20FF方能啟動掌握

3、如何查詢失效標志和處理震蕩器失效問題3 分配時鐘資源上電復位后默認XT2關，ACLK來自XT1, MCLK和SMCLK 都來自DCOo掌握通過對寄存器的操作分配時鐘信號：設置 ACLK 來自 XT1, MCLK 來自 XT2, SMCLK 來自 XT2。 各個時鐘通道的分頻自定。4 時鐘信號的輸出時鐘信號可以由P5.6、P5.5、P5.4輸岀。需要修改I/O寄存器將管腳設置為輸岀和功能腳模式。 實驗注意事項1 檢測震蕩器是否工作，如果震蕩器失效，則會有失 效標志產生。在清除了失效標志以后不要立刻再次去檢查失效標志，最好延遲一段時間再去檢查，因 為震蕩器起震需要一段毫秒級的時間。2 注意上電后默

4、認的時鐘分配狀態(tài)3 程序開始要關閉看門狗（默認是開的），使用WDTCTL =WDTPW + WDTHOLD;語句。ttifndef _SETCLOCK_H ttdefine _SETCLOCK_H/xtx xtx xjx xjx xjx xTx xrx xTxxrx Tx rxxjx xrTx Tx Tx zTx xjxk|>叫、叫、xTx* Basic Clock Modulexjx Txxfx xfx x? 7x Tx Txxfx x?x xtx xjx xjx xjx XjS xix xfx xfx zTx TxXT> XT> XtX X7X X7XTx Tx Tx T

5、xTx Tx Tx Tx/ xjx xjx xr xr xr> xr> xjx xjx/ttdefineDCOCTL(0x0056) /* DCOCTL 的定義 */DEFC (DCOCTL ,DCOCTL )ttdefineBCSCTL1(0x0057) /* BCSCTL1 的定義 */DEFC (BCSCTL1 ,BCSCTL1 )ttdefineBCSCTL2(0x0058) /* BCSCTL2 的定義 */DEFC (BCSCTL2 ,BCSCTL2 )#define RSELO (0x01) /*ResistorSelectBit 0 */#define RSEL1

6、(0x02) /*ResistorSelectBit 1 */#define RSEL2 (0x04) /*ResistorSelectBit 2 */* DCOCTL的位定義*/ttdefineMODO(0x01)/*ModulationBit0*/ttdefineMODI(0x02)/*ModulationBit1*/ttdefineM0D2(0x04)/*ModulationBit2*/ttdefineM0D3(0x08)/*ModulationBit3*/ttdefineM0D4(0x10)/*ModulationBit4*/ttdefineDCOO(0x20)/*DCO Select

7、Bit0*/ttdefineDCO1(0x40)/*DCO SelectBit1*/ttdefineDCO2(0x80)/*DCO SelectBit2*/* BCSCTL1的位定義*/ttdefine XT5V (0x08) /* XT5V should always be reset*/#define DIVAO (0x10) /* ACLK Divider 0 */ #define DIVAI (0x20) /* ACLK Divider 1 */ #define XTS (0x40) /* LFXTCLK 0:Low Freq. / 1： HighFreq */#define XT2O

8、FF (0x80) /* Enable XT2CLK */* BCSCTL1的DIVA的功能定義*/#define DIVA_0 (0x00) /* ACLK Divider 0： /1 */#define DIVA_1(0x10)/*ACLKDivider1：/2*/#define DIVA_2(0x20)/*ACLKDivider2：/4*/#define DIVA_3(0x30)/*ACLKDivider3：/8*/* BCSCTL2的位定義*/ttdefine DCOR (0x01) /* Enable External Resistor : 1*/#define DIVSO (0x0

9、2) /* SMCLK Divider 0 */#define DIVS1 (0x04) /* SMCLK Divider 1 */#define SELS (0x08) /* SMCLK Source Select 0:DCOCLK/ 1:XT2CLK/LFXTCLK */#defineDIVMO(0x10)/*MCLK Divider 0 */#defineDIVM1(0x20)/*MCLK Divider 1 */#defineSELMO(0x40)/*MCLK Source Select 0*/#defineSELM1(0x80)/*MCLK Source Select 1*/#def

10、ine DIVS_O(0x00) /* SMCLKDivider0:/I*/#define DIVS_1(0x02) /* SMCLKDivider1:/2*/#define DIVS_2(0x04) /* SMCLKDivider2:/4*/#define DIVS 3(0x06) /* SMCLKDivider3:/8*/* BCSCTL1 的DIVS的功能定義*/* BCSCTL1的DIVM的功能定義*/#define DIVM_0 (0x00) /* MCLK Divider 0： /I */#define DIVM_1 (0x10) /* MCLK Divider 1： /2 */#

11、define DIVM_2 (0x20) /* MCLK Divider 2： /4 */#define DIVM_3 (0x30) /* MCLK Divider 3： /8 */* BCSCTL1的SELM的功能定義*/#define SELM_0 (0x00) /* MCLK Source Select 0: DCOCLK*/#def ine SELM_1 (0x40) A MCLK Source Select 1： DCOCLK*/#define SELM_2 (0x80) /* MCLK Source Select 2：XT2CLK/LFXTCLK */ttdefine SELM_3

12、 (OxCO) /* MCLK Source Select 3：LFXTCLK */#endif/#include;#include "BoardConfig h"#include "SetClock, h"/時鐘設置函數/系統(tǒng)時鐘設定void BCSInit (void)DCOCTL = 0x60 + 0x00;/ DCO 設置為 3030KHzBCSCTL1 = DIVA_O + 0x07;/ ACLK 為 LFXT1 (低頻模式)BCSCTL2 = SELM_2 + DIVM_0 + SELS + DIVS_0;/

13、MCLK 為 XT2CLK/ SMLCK 為 XT2CLKvoid DelayMs(unsigned int ms)unsigned char i;while(-ms)for(i=110;i>0;-i);void main(void)unsigned int i;BoardConfig (0xb7);BCSInitO ;WDTCTL = WDTPW + WDTHOLD; / ?？撮T狗/BCSCTL1 |= XTS; / ACLK = LFXT1 = HF 模式P2DIR |=0xff;doIFG1 &二OFIFG; /清除振蕩器失效標志for(i = OXff;i > 0;i) ; / 穩(wěn)定時間while(IFGl &