MSI組合電路邏輯功能測試

1、實(shí)驗(yàn)五MSI組合電路邏輯功能測試一、實(shí)驗(yàn)?zāi)康? .會正確測試全加器、編碼器、譯碼器、數(shù)據(jù)選擇器等組合邏輯功 能模塊的邏輯功能，并能正確描述。2了解組合邏輯功能模塊的工作特點(diǎn)。二、實(shí)驗(yàn)儀器與器材1. XST-5B數(shù)字電路實(shí)驗(yàn)裝置、實(shí)驗(yàn)?zāi)０?. 集成電路 74LS148 74LS138 74LS151 等。3. 導(dǎo)線若干、+5V電源三、預(yù)習(xí)要求預(yù)習(xí)半加器、全加器、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器的 邏輯功能。四、實(shí)驗(yàn)原理中規(guī)模的器件，如譯碼器、數(shù)據(jù)選擇器等，它們本身是為實(shí)現(xiàn)某種邏 輯功能而設(shè)計的，但由于它們的一些特點(diǎn)，我們也可以用它們來實(shí)現(xiàn) 任意邏輯函數(shù)。1 .全加器全加器-考慮低位進(jìn)位數(shù)的

2、兩個一位二進(jìn)制數(shù)的加法運(yùn)算邏 輯電路。二進(jìn)制全加器的輸入有加數(shù) Ai ,被加數(shù)Bi ,來自低位的 進(jìn)位數(shù)Ci-1 ;輸出也有兩個，分別是和數(shù) Si和進(jìn)位數(shù)Ci。表5-1是全加器的真值表，其中A , B表示兩個加數(shù)，C表示 來自低位的進(jìn)位，S , C表示相加后得到的和及進(jìn)位。S = ABjG =（A Bi）9y + A_Bi .,ABiCi 4SiCi0000000110010100110110010101011100111111表5-1全加器真值表2. 編碼器編碼器是一種常用的組合邏輯電路， 用于實(shí)現(xiàn)編碼操作。編碼操 作就是將具體的事物或狀態(tài)表示成所需代碼的過程。 按照所需編碼的 不同特點(diǎn)和要

3、求，編碼器主要分成二類：普通編碼器和優(yōu)先編碼器。普通編碼器：電路結(jié)構(gòu)簡單，一般用于產(chǎn)生二進(jìn)制編碼。包括：a. 二進(jìn)制編碼器：如用門電路構(gòu)成的4 2線，8 3線編碼器等。b. 二一進(jìn)制編碼器：將十進(jìn)制的 09編成BCD碼，優(yōu)先編碼器：當(dāng)有一個以上的輸入端同時輸入信號時，普通編碼器的輸出編碼會造成混亂。為解決這一問題，需采用優(yōu)先編碼器。如 8線一3線集成二進(jìn)制優(yōu)先編碼器 74LS148 10線一4線集成BCD碼 優(yōu)先編碼器74LS147等。STI-6厶A hA Ah土亓1XXXXXXXX111110111111111111000XXXXXXX000Q1010XXXXXX001010110XXXXX

4、010Q101110XXXX01101011110XXX100010111110XX1Q10101111110X1100101111111011101表5-2 8線3線編碼器功能表3. 譯碼器譯碼器是一個多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進(jìn)行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路 有信號輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途， 不僅用于代碼的轉(zhuǎn) 換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配，存貯器尋址和組合控制信號 等。不同的功能可選用不同種類的譯碼器。表5-3是3線/8線譯碼器74LS138的功能表。輸入輸出E1E2E3A B C丫0 Y 丫2 Y3 丫4 Ys 丫6 Y70

5、XXXXX1 1 1 1 1 1 1 11 0 1XXX1 1 1 1 1 1 1 111XXXX1 1 1 1 1 1 1 11 0 00 0 00 1 1 1 1 1 1 11 0 00 0 11 0 1 1 1 1 1 11 0 00 1 01 1 0 1 1 1 1 11 0 00 1 11 1 1 0 1 1 1 11 0 01 0 01 1 1 1 0 1 1 11 0 01 0 11 1 1 1 1 0 1 11 0 01 1 01 1 1 1 1 1 0 11 0 01 1 11 1 1 1 1 1 1 0表5-34. 數(shù)據(jù)選擇器數(shù)據(jù)選擇器(multiplexer )又稱為多路

6、開關(guān)，是一種重要的 組合邏輯部件，它可以實(shí)現(xiàn)從多路數(shù)據(jù)傳輸中選擇任何一路信號輸 出，選擇的控制由專列的端口編碼決定， 稱為地址碼，數(shù)據(jù)選擇器 可以完成很多的邏輯功能，例如函數(shù)發(fā)生器、并串轉(zhuǎn)換器、波形產(chǎn)生器等。表5-4是4選1數(shù)據(jù)選擇器74LS153的功能表。選通端選擇端數(shù)據(jù)端輸出端ESlS0D3 D2 D1 D0Y1XXXXXX000 0XXX 0000 0XXX 1100 1X X 0X000 1X X 1X101 0X 0X X001 0X 1X X101 10XXX001 11XXX1表5-4五、實(shí)驗(yàn)內(nèi)容與步驟1. 全加器邏輯功能測試將全加器的輸入端A，B，分別接邏輯電平，輸出S，C接狀

7、 態(tài)顯示燈（LED，按表5-1所列A , Bi，G-的狀態(tài)，測試S，G的相 應(yīng)狀態(tài)，將測試結(jié)果與表5-1進(jìn)行比較。2. 編碼器邏輯功能測試按表 5-2 中給定的輸入狀態(tài)。 測試輸出， 將測得的結(jié)果與表 5-2 進(jìn)行比較。3. 譯碼器邏輯功能測試按表 5-3 中給定的輸入狀態(tài)。 測試輸出， 將測得的結(jié)果與表 5-3 進(jìn)行比較。4. 數(shù)據(jù)選擇器邏輯功能測試按表 5-4 中給定的輸入狀態(tài)。 測試輸出， 將測得的結(jié)果與表 5-4 進(jìn) 行比較。八選一數(shù)據(jù)選擇器74LS151功能測試（自己根據(jù)管腳排列和測試結(jié)果寫出功能表及函數(shù)表達(dá)式）六、實(shí)驗(yàn)報告1 、完成實(shí)驗(yàn)報告的數(shù)據(jù)測量， 寫出實(shí)驗(yàn)報告并對實(shí)驗(yàn)結(jié)果進(jìn)行

8、分析、 討論。2、寫出各芯片的函數(shù)表達(dá)式。3、思考題：組合邏輯電路的特點(diǎn)？ 138 譯碼器在正常工作狀態(tài)下，輸入 ABC=011 時對應(yīng)哪一個譯碼 輸出端？由此說明 A、B、C 中哪一個為高位輸入端？ 實(shí)驗(yàn)的注意事項(xiàng)及主要經(jīng)驗(yàn)體會。注意：寫實(shí)驗(yàn)報告時，實(shí)驗(yàn)結(jié)果包含功能表，函數(shù)表達(dá)式，實(shí)驗(yàn)原理部分不需要寫功能表（或真值表） 。附錄：Y- Y, Yr Yj Y4 ¥、 Yt"LS 1383 找中理Fill/分配BtUM* ft)MVA " C K, E】Ei Y* GS> pnr甲甲兇也山國! an i九許i *i11 岀V«1*A1IT jT:同需石冋占1Vtxm U LXOr A B C)Lhu U ix>VE GNDF'LLJ也 LU L*jsj ill IzJ LiT74 L