借助智能DAQ,獲得高級(jí)數(shù)據(jù)采集技術(shù)

1、    借助智能DAQ,獲得高級(jí)數(shù)據(jù)采集技術(shù)概覽多功能智能DAQ設(shè)備配有自定義式板載處理功能，最大限度地為系統(tǒng)定時(shí)及觸發(fā)提供靈活性能。與控制設(shè)備功能的固定ASIC不同，智能DAQ采用基于FPGA的系統(tǒng)定時(shí)控制器，令所有模擬和數(shù)字I/O能夠根據(jù)特定應(yīng)用操作接受相應(yīng)的配置。本指南展示了：如何使用R系列智能DAQ板卡和NILabVIEWFPGA，靈活自如地執(zhí)行數(shù)據(jù)采集任務(wù)入門NILabVIEWFPGA模塊幫助DAQ系統(tǒng)的開發(fā)者靈活自如地進(jìn)行應(yīng)用程序編程以實(shí)現(xiàn)各類輸入/輸出操作。用戶無需預(yù)先了解VHD概覽     

2、;  多功能智能DAQ設(shè)備配有自定義式板載處理功能，最大限度地為系統(tǒng)定時(shí)及觸發(fā)提供靈活性能。 與控制設(shè)備功能的固定ASIC不同，智能DAQ采用基于FPGA的系統(tǒng)定時(shí)控制器，令所有模擬和數(shù)字I/O能夠根據(jù)特定應(yīng)用操作接受相應(yīng)的配置。 本指南展示了：如何使用R系列智能DAQ板卡和NILabVIEW FPGA，靈活自如地執(zhí)行數(shù)據(jù)采集任務(wù)入門        NI LabVIEW FPGA模塊幫助DAQ系統(tǒng)的開發(fā)者靈活自如地進(jìn)行應(yīng)用程序編程以實(shí)現(xiàn)各類輸入/輸出操作。 用戶無需預(yù)先了解VHDL等硬件設(shè)計(jì)工具，便可將LabVIE

3、W代碼嵌入FPGA芯片并獲得硬件定時(shí)的速度和可靠性。        讓我們先從數(shù)據(jù)采集硬件的常用組件切入論題。 假設(shè)您擁有了模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)和數(shù)字輸入/輸出線，則所有I/O便要根據(jù)實(shí)際操作接受某種方式的定時(shí)和控制。 典型的多功能數(shù)據(jù)采集設(shè)備采用功能齊全的ASIC，滿足了大多數(shù)的功能性需求。         比如：M系列DAQ設(shè)備通過DAQ-STC2，控制著各類硬件組件的定時(shí)和觸發(fā)。 智能DAQ硬件（如：R系列D

4、AQ設(shè)備）區(qū)別于市面上的其他任何數(shù)據(jù)采集設(shè)備，因?yàn)樵诳刂圃O(shè)備功能方面智能DAQ用基于FPGA的系統(tǒng)定時(shí)控制器取代了傳 統(tǒng)ASIC，從而使得所有模擬和數(shù)字I/O都能根據(jù)特定應(yīng)用操作接受相應(yīng)的配置。 可重配置FPGA芯片通過NI LabVIEW FPGA模塊進(jìn)行編程，此時(shí)NI LabVIEW的數(shù)據(jù)流模式仍舊適用，不過采用了一組新函數(shù)控制最底層的設(shè)備I/O。        LabVIEW FPGA I/O節(jié)點(diǎn)并不通過NI-DAQmx函數(shù)負(fù)責(zé)實(shí)現(xiàn)常見的任務(wù)和功能，而是靈活自如地在各個(gè)通道最底層上運(yùn)行。 通過以下各部分的內(nèi)容，我們將了

5、解NI-DAQmx的特定實(shí)例，并學(xué)習(xí)如何通過智能DAQ定制各類數(shù)據(jù)采集任務(wù)。定時(shí)和觸發(fā)      實(shí)現(xiàn)高級(jí)數(shù)據(jù)采集的智能DAQ主要用于定制定時(shí)和觸發(fā)。 下方的范例程序框圖展現(xiàn)了：NI-DAQmx幫助實(shí)現(xiàn)的觸發(fā)式模擬輸入任務(wù)。 圖1. 通過NI-DAQmx實(shí)現(xiàn)的觸發(fā)式模擬輸入   如圖1所示，智能DAQ并未使用不同函數(shù)配置通道，而是通過名為I/O節(jié)點(diǎn)的函數(shù)讀寫各路模擬和數(shù)字通道。 讓我們看看使用NI LabVIEW FPGA中I/O節(jié)點(diǎn)所獲得的相同功能。 圖2. 通過智能DAQ和NI LabVIEW FPG

6、A實(shí)現(xiàn)的觸發(fā)式模擬輸入    上圖既沒有針對(duì)全局通道、采樣時(shí)鐘、觸發(fā)的配置函數(shù)，也沒有開始、停止和清除等任務(wù)。 所有內(nèi)容都被1個(gè)簡(jiǎn)單的模擬I/O讀取所取代；全部定時(shí)都為本地LabVIEW結(jié)構(gòu)（如：While循環(huán)和條件結(jié)構(gòu)）所控制。由于整個(gè)程序框圖均在 FPGA硬件內(nèi)執(zhí)行，LabVIEW代碼的運(yùn)行便體現(xiàn)出硬件定時(shí)的速度和可靠性。讓我們更深入地了解一下該程序框圖的運(yùn)行方式。 模擬I/O節(jié)點(diǎn)并不指定某個(gè)采樣速率，而使用For循環(huán)采集各個(gè)樣本。 與之對(duì)應(yīng)的ADC在I/O節(jié)點(diǎn)被調(diào)用時(shí)，負(fù)責(zé)對(duì)輸入信號(hào)進(jìn)行實(shí)際數(shù)字化，因而通過For循環(huán)接受定時(shí)。 若想在100kHz的頻率下進(jìn)行信號(hào)采樣，針對(duì)循環(huán)的延遲就必須設(shè)定為10 µs。 循環(huán)的定時(shí)器函數(shù)從第2輪循環(huán)迭代開始便確保著特定的時(shí)間延遲，用戶因而能夠通過順序結(jié)構(gòu)保證樣本之間存在著指定的時(shí)間間隔。 NI LabVIEW FPGA中功能強(qiáng)大的條件結(jié)構(gòu)，實(shí)際代表了用于封裝各類代碼的硬件觸發(fā)。 由于所有