基于的Proteus仿真波形發(fā)生器的設計

1、蕪湖職業(yè)技術學院題 目：基于8086的Proteus仿真波形發(fā)生器的設計院系名稱： 專業(yè)班級： 指導教師： 學生姓名： 學 號： 完成時間：2011年 1 月10日目錄簡介21.1.8086的介紹21.28086CPU的編程結(jié)構(gòu)31.3. 8086/8088CPU的兩種工作模式42.Proteus仿真軟件53.1. 8253芯片基本概述53.2 8253引腳圖63.3 主要功能模塊單元104 .0 譯碼器74LS138115.0 系統(tǒng)仿真電路圖136.0 仿真波形圖14附錄 代碼15參考文獻18簡介嵌入式硬件技術基礎以80x86微處理器為平臺來闡述微機系統(tǒng)的組成和系統(tǒng)的接口技術，通過匯編語言將

2、原理與應用聯(lián)系起來，同時將開發(fā)嵌入式應用系統(tǒng)所需要的硬件基礎知識進行了詳細的闡述。嵌入式硬件技術基礎可分為3個部分，第1部分主要介紹組成嵌入式應用系統(tǒng)功能部件的原理、結(jié)構(gòu)，第2部分主要介紹硬件編程語言匯編語言及其與C語言的混合編程，第3部分主要介紹嵌入式應用系統(tǒng)的典型接口芯片、接口技術，以及嵌入式應用系統(tǒng)軟、硬件設計的基本方法。8086的介紹8086微處理器是Intel公司推出的第三代CPU芯片，它們的內(nèi)部結(jié)構(gòu)基本相同，都采用16位結(jié)構(gòu)進行操作及存儲器尋址，但外部性能有所差異，兩種處理器都封裝在相同的40腳雙列直插組件（DIP）中。28086微處理器的一般性能特點：Ø 16位的內(nèi)部結(jié)

3、構(gòu)，16位雙向數(shù)據(jù)信號線；Ø 20位地址信號線，可尋址1M字節(jié)存儲單元；Ø 較強的指令系統(tǒng)；Ø 利用第16位的地址總線來進行I/O端口尋址，可尋址64K個I/O端口；Ø 中斷功能強，可處理內(nèi)部軟件中斷和外部中斷，中斷源可達256個；Ø 單一的5V電源，單相時鐘5MHz。另外，Intel公司同期推出的Intel8088微處理器一種準16位微處理器，其內(nèi)部寄存器，內(nèi)部操作等均按16位處理器設計，與Intel8088微處理器基本上相同，不同的是其對外的數(shù)據(jù)線只有8位，目的是為了方便地與8位I/O接口芯片相兼容。38086CPU的編程結(jié)構(gòu)編程結(jié)構(gòu)：是指

4、從程序員和使用者的角度看到的結(jié)構(gòu)，亦可稱為功能結(jié)構(gòu)。如圖21所示是8086CPU的內(nèi)部功能結(jié)構(gòu)。從功能上來看，8086CPU可分為兩部分，即總線接口部件BIU（Bus Interface Unit）和執(zhí)行部件EU（Execution Unit）。(1) 執(zhí)行部件（EU）功能：負責指令的執(zhí)行。組成：包括ALU(算術邏輯單元)、通用寄存器組和標志寄存器等，主要進行8位及16位的各種運算。(2) 總線接口部件（BIU）功能：負責與存儲器及I/O接口之間的數(shù)據(jù)傳送操作。具體來看，完成取指令送指令隊列，配合執(zhí)行部件的動作，從內(nèi)存單元或I/O端口取操作數(shù)，或者將操作結(jié)果送內(nèi)存單元或者I/O端口。組成：它由

5、段寄存器（DS、CS、ES、SS）、16位指令指針寄存器IP（指向下一條要取出的指令代碼）、20位地址加法器（用來產(chǎn)生20位地址）和6字節(jié)（8088為4字節(jié)）指令隊列緩沖器組成。圖2-1 8086/8088CPU內(nèi)部功能結(jié)構(gòu)圖8086CPU的兩種工作模式為了適應各種使用場合，在設計8086CPU芯片時，就考慮了其應能夠使它工作在兩種模式下，即最小模式與最大模式。所謂最小模式，就是系統(tǒng)中只有一個8086微處理器，在這種情況下，所有的總線控制信號，都是直接由8086CPU產(chǎn)生的，系統(tǒng)中的總線控制邏輯電路被減到最少，該模式適用于規(guī)模較小的微機應用系統(tǒng)。最大模式是相對于最小模式而言的，最大模式用在中、

6、大規(guī)模的微機應用系統(tǒng)中，在最大模式下，系統(tǒng)中至少包含兩個微處理器，其中一個為主處理器，即8086/8086CPU，其它的微處理器稱之為協(xié)處理器，它們是協(xié)助主處理器工作的。與8086CPU配合工作的協(xié)處理器有兩類，一類是數(shù)值協(xié)處理器8087另一類是輸入/輸出協(xié)處理器8089。8087是一種專用于數(shù)值運算的協(xié)處理器，它能實現(xiàn)多種類型的數(shù)值運算，如高精度的整型和浮點型數(shù)值運算，超越函數(shù)（三角函數(shù)、對數(shù)函數(shù)）的計算等，這些運算若用軟件的方法來實現(xiàn)，將耗費大量的機器時間。換句話說，引入了8087協(xié)處理器，就是把軟件功能硬件化，可以大大提高主處理器的運行速度。8089協(xié)處理器，在原理上有點象帶有兩個DMA

7、通道的處理器，它有一套專門用于輸入/輸出操作的指令系統(tǒng)，但是8089又和DMA控制器不同，它可以直接為輸入/輸出設備服務，使主處理器不再承擔這類工作。所以，在系統(tǒng)中增加8089協(xié)處理器之后，會明顯提高主處理器的效率，尤其是在輸入/輸出操作比較頻繁的系統(tǒng)中。仿真工具-Proteus軟件Proteus 是一個基于ProSPICE混合模型仿真器的，完整的嵌入式系統(tǒng)軟、硬件設計仿真平臺。ISIS智能原理圖輸入系統(tǒng)，系統(tǒng)設計與仿真的基本平臺；VSM仿真單元含混合模型仿真、VSM仿真、高級圖形仿真（ASF）等；ARES 高級PCB布線編輯軟件。PROTEUS VSM的仿真方式：n 交互式仿真 檢驗用戶所設

8、計的電路是否能正常工作.n 基于圖表的仿真(ASF)用來研究電路的工作狀態(tài)及進行細節(jié)的測量.n PROTEUS VSM中的仿真工具：n 探針直接布置在線路上，用于采集和測量電壓/電流信號；n 電路激勵系統(tǒng)的激勵信號源；n 虛擬儀器用于定性分析電路的運行狀況；n 曲線圖表用于定量分析電路的參數(shù)指標。8253基本概述intel8253是NMOS工藝制成的可編程計數(shù)器/定時器，有幾種芯片型號，外形引腳及功能都是兼容的，只是工作的最高計數(shù)速率有所差異，例如8253（2.6MHz）,8253-5(5MHz) 8253內(nèi)部有三個計數(shù)器，分別成為計數(shù)器0、計數(shù)器1和計數(shù)器2，他們的機構(gòu)完全相同。每個計數(shù)器的

9、輸入和輸出都決定于設置在控制寄存器中的控制字，互相之間工作完全獨立。每個計數(shù)器通過三個引腳和外部聯(lián)系，一個為時鐘輸入端CLK，一個為門控信號輸入端GATE，另一個為輸出端OUT。每個計數(shù)器內(nèi)部有一個8位的控制寄存器，還有一個16位的計數(shù)初值寄存器CR、一個計數(shù)執(zhí)行部件CE和一個輸出鎖存器OL。 執(zhí)行部件實際上是一個16位的減法計數(shù)器，它的起始值就是初值寄存器的值，而初始值寄存器的值是通過程序設置的。輸出鎖存器的值是通過程序設置的。輸出鎖存器OL用來鎖存計數(shù)執(zhí)行部件CE的內(nèi)容，從而使CPU可以對此進行讀操作。順便提一下，CR、CE和OL都是16位寄存器，但是也可以作8位寄存器來用。8253引腳圖

10、和內(nèi)部結(jié)構(gòu)及引腳定義8253由以下幾個部分組成：（1 數(shù)據(jù)總線緩沖器(8位、三態(tài)、雙向)； (2 讀/寫控制邏輯； CS：片選信號，低電平有效； RD：讀信號，低電平有效； WR：寫信號，低電平有效 A1A0：端口選擇信號 (3 三個通道( 0 2)； (4 一個控制寄存器；8253內(nèi)部可分為6個模塊，每個模塊的功能如下： 1. 數(shù)據(jù)總線緩沖器及數(shù)據(jù)總線D0D72. 讀/寫控制邏輯及控制引腳CS* A1 A0I/O地址讀操作RD*寫操作WR*0 0 00 0 10 1 00 1 140H41H42H43H讀計數(shù)器0讀計數(shù)器1讀計數(shù)器2無操作寫計數(shù)器0寫計數(shù)器1寫計數(shù)器2寫控制字3. 控制字寄存

11、器在初始化編程時，CPU寫入方式控制字到控制字寄存器中，用以選擇計數(shù)通道及其相應的工作方式。8253的控制字：8253的工作方式也是有控制字來決定，其控制字意義如下4. 計數(shù)通道0、計數(shù)通道1、計數(shù)通道23個計數(shù)通道內(nèi)部結(jié)構(gòu)完全相同。每個計數(shù)通道都由一個16位計數(shù)初值寄存器、一個16位減法計數(shù)器和一個16位計數(shù)值鎖存器組成計數(shù)初值存于預置寄存器，在計數(shù)過程中，減法計數(shù)器的值不斷遞減，而預置寄存器中的預置不變。輸出鎖存器用于寫入鎖存命令時，鎖定當前計數(shù)值。計數(shù)器的3個引腳說明：（1）CLK時鐘輸入信號在計數(shù)過程中，此引腳上每輸入一個時鐘信號（下降沿），計數(shù)器的計數(shù)值減1（2） GATE門控輸入信

12、號控制計數(shù)器工作，可分成電平控制和上升沿控制兩種類型（3） OUT計數(shù)器輸出信號當一次計數(shù)過程結(jié)束（計數(shù)值減為0），OUT引腳上將產(chǎn)生一個輸出信號8253有6種工作方式，由方式控制字確定區(qū)分這6種工作方式的主要標志由3點：一是輸出波形不同；二是啟動計數(shù)器的觸發(fā)方式不同；三是計數(shù)過程中門控信號GATE對計數(shù)器操作的控制不同。1.方式0-低電平輸出（GATE信號上升沿繼續(xù)計數(shù)）2方式1-低電平輸出（GATE信號上升沿重新計數(shù)）3方式2-周期性脈沖輸出4方式3-周期性方波輸出OUT輸出低電平，裝入計數(shù)值n后，OUT立即跳變?yōu)楦唠娖?。如果當前GATE為高電平，則立即開始減“1”計數(shù)，OUT保持為高電平

13、，若n為偶數(shù)，則當計數(shù)值減到n/2時，OUT跳變?yōu)榈碗娖?，一直保持到計?shù)值為“0”，系統(tǒng)才重新置入計數(shù)值n，實現(xiàn)循環(huán)計數(shù)。這時OUT端輸出周期為n×CLK周期，占空比為1：1的方波序列：若n為奇數(shù)，則OUT端輸出周期為n×CLK周期，占空比(n+1)/2 : (n-1)/2的近似方波序列。5方式4-單次負脈沖輸出（軟件觸發(fā)）6方式5-單次負脈沖輸出（硬件觸發(fā)）每種工作方式的設置過程類似： 設定工作方式 設定計數(shù)初值 硬件啟動 計數(shù)初值進入減1計數(shù)器 每輸入一個時鐘計數(shù)器減1的計數(shù)過程 計數(shù)過程結(jié)束 由于8253的讀/寫操作對系統(tǒng)時鐘沒有特殊的要求，因此它幾乎可以應用與由任何

14、一種微處理器組成的系統(tǒng)中。當A1A0分別為00 01 10 11時分別選中三個通道和控制字寄存器在8088系統(tǒng)中，8088的A1A0分別與8253的A1A0相連在8086系統(tǒng)中，通常將8253的8位數(shù)據(jù)線與8086的低8位相連，即使用偶地址，所以8086的A2A1分別與8253的A1A0相連Intel 8253是一片具有三個獨立的16位計數(shù)器通道的可編程定時器/計數(shù)器芯片。每個通道都可以編程設定6種工作方式之一種；由于8253的讀/寫操作對系統(tǒng)時鐘沒有特殊的要求，因此它幾乎可以應用與由任何一種微處理器組成的系統(tǒng)中，可作為可編程的方波頻率發(fā)生器、分頻器、實時時鐘、事件計數(shù)器和單脈沖發(fā)生器等。表8

15、-4 控制功能表CSRDWRA1A0功 能0100 0寫計數(shù)器00100 1寫計數(shù)器10101 0寫計數(shù)器20101 1寫控制字寄存器0010 0讀計數(shù)器00010 1讀計數(shù)器10011 0讀計數(shù)器20011 1無操作1XXX X禁止使用011X X無操作計數(shù)器(0 2)即三個計數(shù)器/定時器通道。每個通道包括：8位控制字寄存器、16位計數(shù)初值寄存器、減一計數(shù)器和輸出鎖存器。作定時器用：其CLK端上的輸入脈沖應是標準的、精確的；作計數(shù)器用：對其CLK端上的脈沖計數(shù)，脈沖寬度可以不等。采用減一計數(shù)器，為0時，從OUT端上輸出一個脈沖定時時間= 時鐘脈沖周期X預置的計數(shù)初值 。主要功能模塊單元 （1

16、）可編程定時/計數(shù)器模塊8253本電路模塊可用于產(chǎn)生定時中斷，實現(xiàn)實時時鐘實驗等，具體接法請參照實驗。本電路端口地址為CS。譯碼器74LS13874LS138介紹:138 為3 線8 線譯碼器，共有 54/74S138和 54/74LS138 兩種線路結(jié)構(gòu)型式，其主要電特性的典型值如下： 當一個選通端（G1）為高電平，另兩個選通端（/(G2A)和/(G2B)）為低電平時，可將地址端（A、B、C）的二進制編碼在一個對應的輸出端以低電平譯出。 利用 G1、/(G2A)和/(G2B)可級聯(lián)擴展成 24 線譯碼器；若外接一個反相器還可級聯(lián)擴展成 32 線譯碼器。 若將選通端中的一個作為數(shù)據(jù)輸入端時，1

17、38 還可作數(shù)據(jù)分配器。 管腳圖： 引出端符號： A、B、C 譯碼地址輸入端 G1 選通端 /(G2A)、/(G2B) 選通端（低電平有效） Y0Y7 譯碼輸出端（低電平有效） 2.4.74HC373 概述：74HC373是一款高速CMOS器件，74HC373引腳兼容低功耗肖特基TTL（LSTTL）系列。74HC373遵循JEDEC標準no.7A。74HC373是八路D 型鎖存器，每個鎖存器具有獨立的D 型輸入，以及適用于面向總線的應用的三態(tài)輸出。所有鎖存器共用一個鎖存使能（LE）端和一個輸出使能（OE）端。74HC373包含八個具有三態(tài)輸出的D 型透明鎖存器。當LE為高時，數(shù)據(jù)從Dn輸入到鎖

18、存器，在此條件下，鎖存器進入透明模式，也就是說，鎖存器的輸出狀態(tài)將會隨著對應的D輸入每次的變化而改變。當LE為低時，鎖存器將存儲D輸入上的信息一段就緒時間，直到LE的下降沿來臨。當OE為低時，8個鎖存器的內(nèi)容可被正常輸出；當OE為高時，輸出進入高阻態(tài)。OE端的操作不會影響鎖存器的狀態(tài)。系統(tǒng)仿真電路圖仿真波形圖程序代碼：CODE SEGMENT ASSUME CS:CODEIOCON EQU 8006HIOA EQU 8000HIOB EQU 8002HIOC EQU 8004HSTART: MOV AL,90H MOV DX,IOCON OUT DX,AL MOV AL,0H MOV DX,IOA IN AL,DX ; MOV AH,AL MOV BL,AL START1: NOP NOP MOV BH,00H MOV AL,0H MOV DX,IOA IN AL,DX CMP AL,BL JZ JUDGMENT MOV AH,AL MOV BL,AL JUDGMENT: ;按鍵選擇 CMP AL,