譯碼器課程設(shè)計報告_第1頁
譯碼器課程設(shè)計報告_第2頁
譯碼器課程設(shè)計報告_第3頁
譯碼器課程設(shè)計報告_第4頁
譯碼器課程設(shè)計報告_第5頁
已閱讀5頁，還剩5頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、精選優(yōu)質(zhì)文檔-傾情為你奉上EDA技術(shù)實驗報告 3-8譯碼器的設(shè)計一實驗目的1. 通過一個簡單的3-8譯碼器的設(shè)計，掌握組合邏輯電路的設(shè)計方法。2. 掌握組合邏輯電路的靜態(tài)測試方法。3. 初步了解QUARTUS軟件的基本操作和應用。4. 初步了解可編程邏輯器件的設(shè)計全過程。二 實驗原理 3-8譯碼器的三輸入，八輸出。輸入信號N用二進制表示，對應的輸出信號N輸出高電平時表示有信號產(chǎn)生，而其它則為低電平表示無信號產(chǎn)生。其真值表如下圖所示：輸入輸出ABCD7D6D5D4D3D2D1D000000000001001000000100100000010001100001000100000100001010

2、01000001100100000011110000000 當使能端指示輸入信號無效或不用對當前的信號進行譯碼時，輸出端全為高電平，表示任何信號無效。三 實驗內(nèi)容 用三個撥動開關(guān)來表示三八譯碼器的三個輸入(A,B,C),用八個LED來表示三八譯碼器的八個輸出（D0-D7）。通過與實驗箱的FPGA接口相連，來驗證真值表中的內(nèi)容。表1-2撥動開關(guān)與FPGA管腳連接表信號名稱對應FPGA管腳名信號說明K1H8從K1輸出到FPGA的H8K2J8從K2輸出到FPGA的J8K3J9從K3輸出到FPGA的J9表1-3LED 燈與FPGA管腳連接表(當FPGA與其對應的接口為高電平時，LED會發(fā)亮)信號名稱對

3、應FPGA管腳名信號說明LED1G13從FPGA的G13至LED1LED2G15從FPGA的G15至LED1LED3G14從FPGA的G14至LED1LED4H12從FPGA的H12至LED1LED5H11從FPGA的H11至LED1LED6J10從FPGA的J10至LED1LED7L9從FPGA的L9至LED1LED8H1O從FPGA的H10至LED1四 實驗歩驟1. 建立工程文件2建立圖形設(shè)計軟件（1） 將要選擇的器件符號放置在圖形編輯器的工作區(qū)域，用正交節(jié)點工具將原件安裝起來，然后定義端口的名稱。結(jié)果如下圖：3.編譯前設(shè)置（1） 選擇目標芯片（2） 選擇目標芯片的引腳狀態(tài)4.對設(shè)計文件進行編譯五 管腳的分配根據(jù)表1-2和1-3的數(shù)據(jù)進行管腳的設(shè)置1六 對文件進行仿真 按下Report按鈕觀察仿真結(jié)果，如下：6.從設(shè)計文件到目標器件的加載七 實驗現(xiàn)象以及結(jié)果 文件加載到目標器件后，撥動撥動開關(guān)，LED燈會按照真值表對應的燈點亮。八 實驗心得 通過本次實驗

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論