常用存儲(chǔ)器總結(jié)

1、目次1 存儲(chǔ)器分類(lèi)21.1 按存儲(chǔ)介質(zhì)分類(lèi)21.2 按存取方式分類(lèi)21.3 按應(yīng)用可分類(lèi)32 存儲(chǔ)器概述42.1 主儲(chǔ)存器結(jié)構(gòu)42.2 主存中存儲(chǔ)單元地址的分配42.3 主存的技術(shù)指標(biāo)53 半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)63.1 隨機(jī)存取存儲(chǔ)器（RAM）73.3.1 靜態(tài)RAM（SRAM）73.3.2 動(dòng)態(tài)RAM(DRAM)93.2 只讀存儲(chǔ)器（ROM）163.2.1 掩膜ROM163.2.2 PROM173.2.3 EPROM173.2.4 EEPROM183.2.5 閃速存儲(chǔ)器(Flash Memory)183.3 內(nèi)存卡193.4 存儲(chǔ)器與CPU的連接213.3.1 存儲(chǔ)容量的擴(kuò)展213.3.

2、2 存儲(chǔ)器與CPU的連接221 存儲(chǔ)器分類(lèi)1.1 按存儲(chǔ)介質(zhì)分類(lèi)（1）半導(dǎo)體存儲(chǔ)器。存儲(chǔ)元件由半導(dǎo)體器件組成的叫半導(dǎo)體存儲(chǔ)器。其優(yōu)點(diǎn)是體積小、功耗低、存取時(shí)間短。其缺點(diǎn)是當(dāng)電源消失時(shí)，所存信息也隨即丟失，是一種易失性存儲(chǔ)器。半導(dǎo)體存儲(chǔ)器又可按其材料的不同， 分為雙極型（TTL）半導(dǎo)體存儲(chǔ)器和MOS半導(dǎo)體存儲(chǔ)器兩種。 前者具有高速的特點(diǎn)，而后者具有高集成度的特點(diǎn)，并且制造簡(jiǎn)單、成本低廉， 功耗小、故MOS半導(dǎo)體存儲(chǔ)器被廣泛應(yīng)用。（2）磁表面存儲(chǔ)器。磁表面存儲(chǔ)器是在金屬或塑料基體的表面上涂一層磁性材料作為記錄介質(zhì)，工作時(shí)磁層隨載磁體高速運(yùn)轉(zhuǎn)，用磁頭在磁層上進(jìn)行讀寫(xiě)操作，故稱(chēng)為磁表面存儲(chǔ)器。由于用具

3、有矩形磁滯回線特性的材料作磁表面物質(zhì)，它們按其剩磁狀態(tài)的不同而區(qū)分“0”或“1”，而且剩磁狀態(tài)不會(huì)輕易丟失，故這類(lèi)存儲(chǔ)器具有非易失性的特點(diǎn)。（3）光盤(pán)存儲(chǔ)器。光盤(pán)存儲(chǔ)器是應(yīng)用激光在記錄介質(zhì)(磁光材料)上進(jìn)行讀寫(xiě)的存儲(chǔ)器，具有非易失性的特點(diǎn)。光盤(pán)記錄密度高、耐用性好、可靠性高和可互換性強(qiáng)等。1.2 按存取方式分類(lèi)按存取方式可把存儲(chǔ)器分為隨機(jī)存儲(chǔ)器、只讀存儲(chǔ)器、順序存儲(chǔ)器和直接存取存儲(chǔ)器四類(lèi)。（1）隨機(jī)存儲(chǔ)器RAM(Random Access Memory)。RAM是一種可讀寫(xiě)存儲(chǔ)器， 其特點(diǎn)是存儲(chǔ)器的任何一個(gè)存儲(chǔ)單元的內(nèi)容都可以隨機(jī)存取，而且存取時(shí)間與存儲(chǔ)單元的物理位置無(wú)關(guān)。計(jì)算機(jī)系統(tǒng)中的主存都

4、采用這種隨機(jī)存儲(chǔ)器。由于存儲(chǔ)信息原理的不同， RAM又分為靜態(tài)RAM (以觸發(fā)器原理寄存信息)和動(dòng)態(tài)RAM(以電容充放電原理寄存信息)。DDR RAM（Date-Rate RAM）也稱(chēng)作DDR SDRAM，這種改進(jìn)型的RAM和SDRAM是基本一樣的，不同之處在于它可以在一個(gè)時(shí)鐘讀寫(xiě)兩次數(shù)據(jù)，這樣就使得數(shù)據(jù)傳輸速度加倍了。這是目前電腦中用得最多的內(nèi)存，而且它有著成本優(yōu)勢(shì)，事實(shí)上擊敗了Intel的另外一種內(nèi)存標(biāo)準(zhǔn)Rambus DRAM。在很多高端的顯卡上，也配備了高速DDR RAM來(lái)提高帶寬，這可以大幅度提高3D加速卡的像素渲染能力。 （2）只讀存儲(chǔ)器ROM(Read only Memory)。只

5、讀存儲(chǔ)器是能對(duì)其存儲(chǔ)的內(nèi)容讀出，而不能對(duì)其重新寫(xiě)入的存儲(chǔ)器。這種存儲(chǔ)器一旦存入了原始信息后，在程序執(zhí)行過(guò)程中，只能將內(nèi)部信息讀出，而不能隨意重新寫(xiě)入新的信息去改變?cè)夹畔?。因此，通常用它存放固定不變的程序、常?shù)以及漢字字庫(kù)，甚至用于操作系統(tǒng)的固化。它與隨機(jī)存儲(chǔ)器可共同作為主存的一部分，統(tǒng)一構(gòu)成主存的地址域。只讀存儲(chǔ)器分為掩膜型只讀存儲(chǔ)器MROM（Masked ROM）、可編程只讀存儲(chǔ)器PROM(Programmable ROM)、可擦除可編程只讀存儲(chǔ)器EPROM(Erasable Programmable ROM)、用電可擦除可編程的只讀存儲(chǔ)器EEPROM(Electrically Erasa

6、ble Programmable ROM)。以及近年來(lái)出現(xiàn)了的快擦型存儲(chǔ)器Flash Memory，它具有EEPROM的特點(diǎn)，而速度比EEPROM快得多。1.3 按應(yīng)用可分類(lèi)存儲(chǔ)器有三個(gè)主要特性：速率、容量和價(jià)格/位（簡(jiǎn)稱(chēng)位價(jià)）。一般說(shuō)來(lái)，速度越高，價(jià)位就越高；容量越大，價(jià)位就越低；而且容量越大，速度必越低。可以用一個(gè)形象的存儲(chǔ)器分層結(jié)構(gòu)圖，來(lái)反映上述的問(wèn)題，如下圖所示。 實(shí)際上，存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在緩存主存、主存輔存這兩個(gè)存儲(chǔ)層次上，如下圖所示。2 存儲(chǔ)器概述2.1 主儲(chǔ)存器結(jié)構(gòu)主存的實(shí)際結(jié)構(gòu)如上圖所示，當(dāng)根據(jù)MAR中的地址訪問(wèn)某個(gè)存儲(chǔ)單元時(shí)，需經(jīng)過(guò)地址譯碼、驅(qū)動(dòng)等電路，才能找到所需訪

7、問(wèn)的單元。讀出時(shí)，需經(jīng)過(guò)讀出放大器，才能將被選中單元的存儲(chǔ)字送到MDR。寫(xiě)入時(shí)，MDR中的數(shù)據(jù)也必須經(jīng)過(guò)寫(xiě)入電路才能真正寫(xiě)入到被選中的單元中。現(xiàn)代計(jì)算機(jī)的主存都由半導(dǎo)體集成電路構(gòu)成，圖中的驅(qū)動(dòng)器、譯碼器和讀寫(xiě)電路均制作在存儲(chǔ)芯片中，而MAR和MDR制作在CPU芯片內(nèi)。存儲(chǔ)芯片和CPU芯片可通過(guò)總線連接，如下圖所示。當(dāng)要從存儲(chǔ)器讀出某一信息字時(shí)，首先由CPU將該字的地址送到MAR，經(jīng)地址總線送至主存，然后發(fā)讀命令。主存接到讀命令后，得知需將該地址單元的內(nèi)容讀出，便完成讀操作，將該單元的內(nèi)容讀至數(shù)據(jù)總線上，至于該信息由MDR送至什么地方，遠(yuǎn)已不是主存的任務(wù)，而是由CPU決定的。若要向主存存入個(gè)信息

8、字時(shí)，首先CPU將該字所在主存單元的地址經(jīng)MAR送到地址總線，并將信息字送入MDR，然后向主存發(fā)寫(xiě)命令，主存按到寫(xiě)命令后，便將數(shù)據(jù)線上的信息寫(xiě)入到對(duì)應(yīng)地址線指出的主存單元中。2.2 主存中存儲(chǔ)單元地址的分配主存各存儲(chǔ)單元的空間位置是由單元地址號(hào)來(lái)表示的，而地址總線是用來(lái)指出存儲(chǔ)單元地址號(hào)的，根據(jù)該地址可讀出一個(gè)存儲(chǔ)字。不同的機(jī)器存儲(chǔ)字長(zhǎng)也不同，為了滿(mǎn)足字符處理的需要，常用8位二進(jìn)制數(shù)表示一個(gè)字節(jié)，因此存儲(chǔ)字長(zhǎng)都取8的倍數(shù)。通常計(jì)算機(jī)系統(tǒng)既可按字尋址，也可按字節(jié)尋址。例如IBM370機(jī)其字長(zhǎng)為32位，它可按字節(jié)尋址，即它的每一個(gè)存儲(chǔ)字包含4個(gè)可獨(dú)立尋址的字節(jié)，其地址分配如下圖 (a)所示。字地址

9、是用該字高位字節(jié)的地址來(lái)表示，故其字地址是4的整數(shù)倍，正好用地址碼的末兩位來(lái)區(qū)分同一字的4個(gè)字節(jié)的位置。但對(duì)PDP11機(jī)而言，其字地址是2的整數(shù)倍，它用低位字節(jié)的地址來(lái)表示字地址，如下圖(b)所示。如上圖(a)所示，對(duì)24位地址線的主存而言，按字節(jié)尋址的范圍是16MB，按字尋址的范圍為4MB。如上圖(b)所示，對(duì)24位地址線而言，按字節(jié)尋址的范圍仍為16MB，但按字尋址的范圍為8MB。2.3 主存的技術(shù)指標(biāo)主存的主要技術(shù)指標(biāo)是存儲(chǔ)容量和存儲(chǔ)速度。存儲(chǔ)容量：是指主存能存放二進(jìn)制代碼的總數(shù)，即：存儲(chǔ)容量存儲(chǔ)單元個(gè)數(shù)×存儲(chǔ)字長(zhǎng)它的容量也可用字節(jié)總數(shù)來(lái)表示，即：存儲(chǔ)容量存儲(chǔ)單元個(gè)數(shù)×

10、;存儲(chǔ)字長(zhǎng)8存儲(chǔ)速度：存儲(chǔ)速度是由存取時(shí)間和存取周期來(lái)表示的。存取時(shí)間：又叫存儲(chǔ)器的訪問(wèn)時(shí)間(Memory Access Time)，它是指啟動(dòng)一次存儲(chǔ)器操作(讀或?qū)?到完成該操作所需的全部時(shí)間。存取時(shí)間分讀出時(shí)間和寫(xiě)入時(shí)間兩種。讀出時(shí)間是從存儲(chǔ)器接收到有效地址開(kāi)始，到產(chǎn)生有效輸出所需的全部時(shí)間。寫(xiě)入時(shí)間是從存儲(chǔ)器接收到有效地址開(kāi)始，到數(shù)據(jù)寫(xiě)入被選中單元為止所需的全部時(shí)間。存取周期：(Memory Cycle Time)是指存儲(chǔ)器進(jìn)行連續(xù)兩次獨(dú)立的存儲(chǔ)器操作(如連續(xù)兩次讀操作)所需的最小間隔時(shí)間，通常存取周期大于存取時(shí)間?，F(xiàn)代MOS型存儲(chǔ)器的存取周期可達(dá)100ns；雙極型TTL存儲(chǔ)器的存取周期

11、接近10ns。與存取周期密切相關(guān)的指標(biāo)叫存儲(chǔ)器的帶寬，它表示每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量，單位可用字/秒或字節(jié)/秒或位/秒表示。如存取周期為500ns，每個(gè)存取周期可訪問(wèn)16位，則它的帶寬為32M位秒。存儲(chǔ)器的帶寬決定了以存儲(chǔ)器為中心的機(jī)器可以獲得的信息傳輸速度，它是改善機(jī)器瓶頸的一個(gè)關(guān)鍵因素。為了提高存儲(chǔ)器的帶寬，可以采用以下措施：1、縮短存取周期；2、增加存儲(chǔ)字長(zhǎng)，使每個(gè)周期訪問(wèn)更多的二進(jìn)制位；3、增加存儲(chǔ)體。3 半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)半導(dǎo)體存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM） 非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）

12、紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）只讀存儲(chǔ)器半導(dǎo)體存儲(chǔ)芯片采用超大規(guī)模集成電路制造工藝制成，其內(nèi)部結(jié)構(gòu)如下圖所示：譯碼驅(qū)動(dòng)能把地址總線送來(lái)的地址信號(hào)翻譯成對(duì)應(yīng)存儲(chǔ)單元的選擇信號(hào)，該信號(hào)在讀寫(xiě)電路的配合下完成對(duì)被選中單元的讀寫(xiě)操作。讀寫(xiě)電路包括讀出放大器和寫(xiě)入電路，用來(lái)完成讀寫(xiě)操作。存儲(chǔ)芯片通過(guò)地址總線、數(shù)據(jù)總線和控制總線與外部連接。地址線是單向輸入的，其位數(shù)與芯片容量有關(guān)。數(shù)據(jù)線是雙向的(有的芯片可用成對(duì)出現(xiàn)的數(shù)據(jù)線分別作輸入或輸出)，其位數(shù)與芯片可讀出或?qū)懭氲臄?shù)據(jù)位數(shù)有關(guān)。地址線和數(shù)據(jù)線的位數(shù)共同反映存儲(chǔ)芯片的容量。如地址線為10根，數(shù)據(jù)線為4根，則芯片容

13、量為210×4B4KB 控制線主要有讀/寫(xiě)控制線與片選線兩種。讀/寫(xiě)控制線決定芯片進(jìn)行讀/寫(xiě)操作，片選線用來(lái)選擇存儲(chǔ)芯片。由于存儲(chǔ)器是由許多芯片組成，需用片選信號(hào)來(lái)確定哪個(gè)芯片被選中。3.1 隨機(jī)存取存儲(chǔ)器（RAM）RAM 又可分為SRAM（Static RAM/靜態(tài)存儲(chǔ)器）和DRAM（Dynamic RAM/動(dòng)態(tài)存儲(chǔ)器）。SRAM 是利用雙穩(wěn)態(tài)觸發(fā)器來(lái)保存信息的，只要不掉電，信息是不會(huì)丟失的。DRAM是利用MOS（金屬氧化物半導(dǎo)體）電容存儲(chǔ)電荷來(lái)儲(chǔ)存信息，因此必須通過(guò)不停的 給電容充電來(lái)維持信息，所以DRAM 的成本、集成度、功耗等明顯優(yōu)于SRAM。 SRAM速度非常快，是目前讀寫(xiě)

14、最快的存儲(chǔ)設(shè)備了，但是它也非常昂貴，所以只在要求很苛刻的地方使用，譬如CPU的一級(jí)緩沖，二級(jí)緩沖。DRAM保留數(shù)據(jù) 的時(shí)間很短，速度也比SRAM慢，不過(guò)它還是比任何的ROM都要快，但從價(jià)格上來(lái)說(shuō)DRAM相比SRAM要便宜很多，計(jì)算機(jī)內(nèi)存就是DRAM的。而通常人們所說(shuō)的SDRAM 是DRAM 的一種，它是同步動(dòng)態(tài)存儲(chǔ)器，利用一個(gè)單一的系統(tǒng)時(shí)鐘同步所有的地址數(shù)據(jù)和控制信號(hào)。使用SDRAM不但能提高系統(tǒng)表現(xiàn)，還能簡(jiǎn)化設(shè)計(jì)、提供高速的數(shù)據(jù)傳輸。在嵌入式系統(tǒng)中經(jīng)常使用。隨機(jī)存取存儲(chǔ)器按其存儲(chǔ)信息的原理不同，可分為靜態(tài)RAM和動(dòng)態(tài)RAM兩大類(lèi)。3.3.1 靜態(tài)RAM（SRAM）靜態(tài)RAM基本單元電路。存儲(chǔ)

15、器中用于寄存“0”和“1”代碼的電路叫做存儲(chǔ)器的基本單元電路，下圖所示一個(gè)6個(gè)MOS管組成的基本單元電路。圖中T1T4是一個(gè)由MOS管組成的觸發(fā)器基本電路，T5、T6尤如一個(gè)開(kāi)關(guān)，受行地址選擇信號(hào)控制。由T1T6共同構(gòu)成一個(gè)六管MOS基本單元電路。T7、T8受列地址選擇控制，分別與位線A和A相連，它們并不包含在基本單元電路內(nèi)，而是芯片內(nèi)同一列的各個(gè)基本單元電路所共有的。假設(shè)觸發(fā)器己存有“1”信號(hào)，即A點(diǎn)為高電平。當(dāng)需讀出時(shí)，只要使行、列地址選擇信號(hào)均為有效，則使T5、T6，T7、T8均導(dǎo)通，A點(diǎn)高電平通過(guò)T6后，再由位線A通過(guò)T8作為讀出放大器的輸入信號(hào)，在讀選擇有效時(shí)，將“1”信號(hào)讀出。由于

16、靜態(tài)RAM是觸發(fā)器存儲(chǔ)信息，因此即使信息讀出后，它仍保持其原狀態(tài)，不需要再生。但電源掉電時(shí)，原存信息丟失，故它屬易失性半導(dǎo)體存儲(chǔ)器。寫(xiě)入時(shí)可以不管觸發(fā)器原狀態(tài)如何，只要將寫(xiě)入代碼送至DIN端，在寫(xiě)選擇有效時(shí)，經(jīng)兩個(gè)寫(xiě)放大器，使兩端輸出為相反電平。當(dāng)行、列地址選擇有效時(shí)，使T5、T6、T7、T8導(dǎo)通，并使A與A點(diǎn)置成完全相反的電平。這樣，就把欲寫(xiě)入的信號(hào)寫(xiě)入到該單元電路中。如欲寫(xiě)入“1”，即DIN=1，經(jīng)兩個(gè)寫(xiě)放大器使位線A為高電平，位線A為低電平，結(jié)果使A點(diǎn)為高，A點(diǎn)為低，即寫(xiě)入了“1”信息。靜態(tài)RAM芯片舉例Intel2114芯片的外特性如下圖所示。2114的容量為1K×4位。圖中

17、A9A0為地址輸入端；I/O1I/O4為數(shù)據(jù)輸入輸出端；為片選信號(hào)(低電平有效)；為寫(xiě)允許信號(hào)(低電平為寫(xiě))；Vcc為電源端；GND為接地端。靜態(tài)RAM讀寫(xiě)時(shí)序。 ·讀周期時(shí)序2114RAM芯片讀周期時(shí)序上圖是2114RAM芯片讀周期時(shí)序，在整個(gè)讀周期中始終為高電平(故圖中省略)。讀周期tRC是指對(duì)芯片進(jìn)行兩次連續(xù)讀操作的最小間隔時(shí)間。讀時(shí)間tA表示從地址有效到數(shù)據(jù)穩(wěn)定所需的時(shí)間。圖中tCO是從片選有效到輸出穩(wěn)定的時(shí)間?？梢?jiàn)只有當(dāng)?shù)刂酚行Ы?jīng)tA后，且當(dāng)片選有效經(jīng)tCO后，數(shù)據(jù)才能穩(wěn)定輸出，這兩者必須同時(shí)具備。根據(jù)tA和tCO的值，便可知當(dāng)?shù)刂酚行Ш?，?jīng)tAtCO時(shí)間必須給出片選有效信

18、號(hào)，否則信號(hào)不能出現(xiàn)在數(shù)據(jù)線上。需注意，從片選失效到輸出高阻需一段時(shí)間tOTD，故地址失效后，數(shù)據(jù)線上的有效數(shù)據(jù)有一段維持時(shí)間tOHA，以保證所讀數(shù)據(jù)可靠。·寫(xiě)周期時(shí)序2114RAM芯片寫(xiě)周期時(shí)序上圖是2114RAM芯片寫(xiě)周期時(shí)序。寫(xiě)周期tWC是對(duì)芯片進(jìn)行連續(xù)兩次寫(xiě)操作的最小間隔時(shí)間。寫(xiě)周期包括滯后時(shí)間tAW、寫(xiě)入時(shí)間tW和寫(xiě)恢復(fù)時(shí)間tWR。在有效數(shù)據(jù)出現(xiàn)前，RAM的數(shù)據(jù)線上存在著前一時(shí)刻的數(shù)據(jù)Dout，故在地址線發(fā)生變化后，、均需滯后tAW再有效，以避免將無(wú)效數(shù)據(jù)寫(xiě)入到RAM的錯(cuò)誤。但寫(xiě)允許 失效后，地址必須保持一段時(shí)間，叫做寫(xiě)恢復(fù)時(shí)間。此外，RAM數(shù)據(jù)線上的有效數(shù)據(jù)(即CPU送至

19、RAM的寫(xiě)入數(shù)據(jù)DIN)必須在 、 失效前的tDW時(shí)刻出現(xiàn)，并延續(xù)一段時(shí)間tDH(此刻地址線仍有效，tWRtDH)， 以保證數(shù)據(jù)可靠寫(xiě)入。小結(jié)：SRAM是Static Random Access Memory的縮寫(xiě)，中文含義為靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器，它是一種類(lèi)型的半導(dǎo)體存儲(chǔ)器。“靜態(tài)”是指只要不掉電，存儲(chǔ)在SRAM中的數(shù)據(jù)就不會(huì)丟失。這一點(diǎn)與動(dòng)態(tài)RAM（DRAM）不同，DRAM需要進(jìn)行周期性的刷新操作。然后，我們不應(yīng)將SRAM與只讀存儲(chǔ)器（ROM）和Flash Memory相混淆，因?yàn)镾RAM是一種易失性存儲(chǔ)器，它只有在電源保持連續(xù)供應(yīng)的情況下才能夠保持?jǐn)?shù)據(jù)?！半S機(jī)訪問(wèn)”是指存儲(chǔ)器的內(nèi)容可以以任何

20、順序訪問(wèn)，而不管前一次訪問(wèn)的是哪一個(gè)位置。 SRAM中的每一位均存儲(chǔ)在四個(gè)晶體管當(dāng)中，這四個(gè)晶體管組成了兩個(gè)交叉耦合反向器。這個(gè)存儲(chǔ)單元具有兩個(gè)穩(wěn)定狀態(tài)，通常表示為0和1。另外還需要兩個(gè)訪問(wèn)晶體管用于控制讀或?qū)懖僮鬟^(guò)程中存儲(chǔ)單元的訪問(wèn)。因此，一個(gè)存儲(chǔ)位通常需要六個(gè)MOSFET。對(duì)稱(chēng)的電路結(jié)構(gòu)使得SRAM的訪問(wèn)速度要快于DRAM。SRAM比DRAM訪問(wèn)速度快的另外一個(gè)原因是SRAM可以一次接收所有的地址位，而DRAM則使用行地址和列地址復(fù)用的結(jié)構(gòu)。 SRAM不應(yīng)該與SDRAM相混淆，SDRAM代表的是同步DRAM（Synchronous DRAM），這與SRAM是完全不同的。SRAM也不應(yīng)該與P

21、SRAM相混淆，PSRAM是一種偽裝成SRAM的DRAM。 從晶體管的類(lèi)型分，SRAM可以分為雙極性與CMOS兩種。從功能上分，SRAM可以分為異步SRAM和同步SRAM（SSRAM）。異步SRAM的訪問(wèn)獨(dú)立于時(shí)鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。同步SRAM的所有訪問(wèn)都在時(shí)鐘的上升/下降沿啟動(dòng)。地址、數(shù)據(jù)輸入和其它控制信號(hào)均于時(shí)鐘信號(hào)相關(guān) 動(dòng)態(tài)RAM(DRAM)動(dòng)態(tài)RAM的基本單元電路。常見(jiàn)的動(dòng)態(tài)RAM基本單元電路有三管式和單管式兩種，它們的共同特點(diǎn)都是靠電容存儲(chǔ)電荷的原理來(lái)寄存信息的。若電容上存有足夠多的電荷表示存“1”，電容上無(wú)電荷表示存“0”。電容上的電荷一般只能維持12ms，因此即

22、使電源不掉電信息也會(huì)自動(dòng)消失。為此，必須在2ms內(nèi)對(duì)其所有存儲(chǔ)單元恢復(fù)一次原狀態(tài)，這個(gè)過(guò)程叫再生或刷新。由于它與靜態(tài)RAM相比，具有集成度更高、功耗更低等特點(diǎn)，因此目前被各類(lèi)計(jì)算機(jī)廣泛應(yīng)用。上圖示意了由Tl、T2，T3三個(gè)MOS管組成的三管MOS動(dòng)態(tài)RAM基本單元電路。讀出時(shí)，先對(duì)預(yù)充電管T4置一預(yù)充電信號(hào)(在存儲(chǔ)矩陣中，每一列共用一個(gè)T4管)，使讀數(shù)據(jù)線達(dá)高電平VDD，然后由讀選擇線打開(kāi)T2，若Tl的極間電荷Cg存有足夠多的電荷(被認(rèn)為原存“1”)，使T1導(dǎo)通，則因T2、Tl導(dǎo)通接地，使讀數(shù)據(jù)線降為零電平，讀出“0”信息。若Cg沒(méi)足夠電荷(原存“0”)，則T1截止，讀數(shù)據(jù)線為高電平不變，讀出

23、“1”信息?？梢?jiàn)，由讀出線的高低電平可區(qū)分其是讀“1”，還是讀“0”，只是它與原存信息反相。寫(xiě)入時(shí)，將寫(xiě)入信號(hào)加到寫(xiě)數(shù)據(jù)線上，然后由寫(xiě)選擇線打開(kāi)T3，這樣，Cg便能隨輸入信息充電(寫(xiě)“1”)或放電(寫(xiě)“0”)。為了提高集成度，將三管電路進(jìn)一步簡(jiǎn)化，去掉Tl，把信息存在電容Cs上，將T2、T3合并成一個(gè)管子T，得單管MOS動(dòng)態(tài)RAM基本單元電路，如下圖所示。讀出時(shí)，字線上的高電平使T導(dǎo)通，若Cs有電荷，經(jīng)T管在數(shù)據(jù)線上產(chǎn)生電流，可視為讀出“1”。若Cs無(wú)電荷，則數(shù)據(jù)線上無(wú)電流，可視為讀出“0”。讀操作結(jié)束時(shí)，Cs的電荷已泄放完畢，故是破壞性讀出，必須再生。寫(xiě)入時(shí)，字線為高電平使T導(dǎo)通，若數(shù)據(jù)線上

24、為高電平，經(jīng)T管對(duì)Cs充電使其存“1”；若數(shù)據(jù)線為低電平，則Cs經(jīng)T放電，使其無(wú)電荷而存“0”動(dòng)態(tài)RAM芯片舉例三管動(dòng)態(tài)RAM芯片。三管動(dòng)態(tài)RAM芯片的結(jié)構(gòu)如下圖所示。這是一個(gè)1K×1位的存儲(chǔ)芯片，圖中每一小方塊代表由3個(gè)MOS管組成的動(dòng)態(tài)RAM基本單元電路。它們排列成32×32的矩陣，每列都有一個(gè)刷新放大器(用來(lái)形成再生信息)和一個(gè)預(yù)充電管，芯片有10根地址線，采用重合法選擇基本單元電路。讀出時(shí)，先置以預(yù)充電信號(hào)，接著按行地址A9A5經(jīng)行譯碼器給出讀選擇信號(hào)，同時(shí)由列地址A4A0經(jīng)列譯碼器給出列選擇信號(hào)。只有在行、列選擇信號(hào)共同作用下的基本單元電路，才能將其信息經(jīng)讀數(shù)據(jù)線

25、送到讀寫(xiě)控制電路并從數(shù)據(jù)線D輸出。寫(xiě)入時(shí)，首先將寫(xiě)入信息由數(shù)據(jù)線D送入讀寫(xiě)控制電路，并在列地址的作用下，由列譯碼器的輸出控制輸入信息只送到被選中列的寫(xiě)數(shù)據(jù)線上。然后在受行地址控制的行譯碼器給出的寫(xiě)選擇信號(hào)的作用下，信息被寫(xiě)入到行列共同選中的基本單元電路內(nèi)。單管動(dòng)態(tài)RAM芯片。4116動(dòng)態(tài)RAM(16K×1位)芯片結(jié)構(gòu)單管動(dòng)態(tài)RAM芯片結(jié)構(gòu)的示意圖如上圖所示。這是一個(gè)16K×1位的存儲(chǔ)芯片，按理應(yīng)有14根地址線，但為了減少芯片封裝的引腳數(shù)，地址線只有7根。因此，地址信息分兩次傳送，先送7位行地址，再送7位列地址。芯片內(nèi)有時(shí)序電路，它受行地址選通、列地址選通以及寫(xiě)允許信號(hào)控制。

26、)動(dòng)態(tài)RAM時(shí)序。由于動(dòng)態(tài)RAM的行、列地址是分別傳送的，因此分析其時(shí)序時(shí)，應(yīng)特別注意、與地址的關(guān)系。即：·先由將行地址送入行地址緩存器，再由 將列地址送入列地址緩存器，因此， 滯后于的時(shí)間必須要超過(guò)其規(guī)定值。·和正、負(fù)電平的寬度應(yīng)大于規(guī)定值，以保證芯片內(nèi)部正常工作·行、列地址和的下沿(負(fù)跳變)應(yīng)滿(mǎn)足有足夠的地址建立時(shí)間和地址保持時(shí)間，以確定行、列地址均能準(zhǔn)確寫(xiě)入芯片。讀時(shí)序：在讀工作方式時(shí)(寫(xiě)允許1)，讀工作周期是指動(dòng)態(tài)RAM完成一次“讀”所需的最短時(shí)間tCRD，也是一個(gè)周期。為了確保讀出數(shù)據(jù)無(wú)誤，必須要求寫(xiě)允許1在列地址送入前(即下沿到來(lái)前)建立，而1的撤除應(yīng)

27、在失效后(即上升沿后)；還要求讀出數(shù)據(jù)應(yīng)在有效后一段時(shí)間且有效后一段時(shí)間時(shí)出現(xiàn)，而數(shù)據(jù)有效的撤除時(shí)間，應(yīng)在失效后一段時(shí)間。寫(xiě)時(shí)序：在寫(xiě)工作方式時(shí)(寫(xiě)允許=0)，的一個(gè)周期即為寫(xiě)工作周期，如上圖所示。為了確保寫(xiě)入數(shù)據(jù)準(zhǔn)確無(wú)誤，=0應(yīng)先于=0，而且數(shù)據(jù)的有效存在時(shí)間應(yīng)與及的有效相對(duì)應(yīng)。即寫(xiě)入數(shù)據(jù)應(yīng)在有效前的一段時(shí)間出現(xiàn)，它的保持時(shí)間應(yīng)為有效后的一段時(shí)間，這是因?yàn)閿?shù)據(jù)的寫(xiě)入實(shí)際上是由的下沿激發(fā)而成的?？梢?jiàn)，為了保證正常寫(xiě)入，、有效均要大于數(shù)據(jù)DIN有效的時(shí)間。動(dòng)態(tài)RAM的刷新刷新的過(guò)程實(shí)質(zhì)上是先將原存信息讀出，再由刷新放大器形成原信息并重新寫(xiě)入的再生過(guò)程。動(dòng)態(tài)RAM與靜態(tài)RAM的比較目前，動(dòng)態(tài)RAM

28、的應(yīng)用比靜態(tài)RAM要廣泛得多。其原因是：在同樣大小的芯片中，動(dòng)態(tài)RAM的集成度遠(yuǎn)高于靜態(tài)RAM，如動(dòng)態(tài)RAM的基本單元電路為一個(gè)MOS管，靜態(tài)RAM的基本單元電路為6個(gè)MOS管；動(dòng)態(tài)RAM行、列地址按先后順序輸送，減少了芯片引腳，封裝尺寸也減少；動(dòng)態(tài)RAM的功耗僅為靜態(tài)RAM的1/6；動(dòng)態(tài)RAM的價(jià)格僅為靜態(tài)RAM的1/4。因此，隨著動(dòng)態(tài)RAM容量不斷擴(kuò)大，速度不斷提高，它被廣泛應(yīng)用于計(jì)算機(jī)的主存。動(dòng)態(tài)RAM也有缺點(diǎn)：由于使用動(dòng)態(tài)元件(電容)，因此它的速度比靜態(tài)RAM低；動(dòng)態(tài)RAM需要再生，故需配置再生電路，也需要消耗一部分功率。通常容量不大的高速存儲(chǔ)器大多用靜態(tài)RAM實(shí)現(xiàn)。DDRDDR是一種

29、繼SDRAM后產(chǎn)生的內(nèi)存技術(shù)，DDR，英文原意為“DoubleDataRate”，顧名思義，就是雙數(shù)據(jù)傳輸模式。之所以稱(chēng)其為“雙”，也就意味著有“單”，我們?nèi)粘Ｋ褂玫腟DRAM都是“單數(shù)據(jù)傳輸模式”，這種內(nèi)存的特性是在一個(gè)內(nèi)存時(shí)鐘周期中，在一個(gè)方波上升沿時(shí)進(jìn)行一次操作(讀或?qū)?，而DDR則引用了一種新的設(shè)計(jì)，其在一個(gè)內(nèi)存時(shí)鐘周期中，在方波上升沿時(shí)進(jìn)行一次操作，在方波的下降沿時(shí)也做一次操作，之所以在一個(gè)時(shí)鐘周期中，DDR則可以完成SDRAM兩個(gè)周期才能完成的任務(wù)，所以理論上同速率的DDR內(nèi)存與SDR內(nèi)存相比，性能要超出一倍，可以簡(jiǎn)單理解為 工作頻率為：100MHZ DDR=200MHZ SDR

30、。DDR2DDR2（Double Data Rate 2） SDRAM是由JEDEC（電子設(shè)備工程聯(lián)合委員會(huì)）進(jìn)行開(kāi)發(fā)的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同就是，雖然同是采用了在時(shí)鐘的上升/下降延同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存預(yù)讀取能力（即：4bit數(shù)據(jù)讀預(yù)?。?。換句話說(shuō)，DDR2內(nèi)存每個(gè)時(shí)鐘能夠以4倍外部總線的速度讀/寫(xiě)數(shù)據(jù)，并且能夠以?xún)?nèi)部控制總線4倍的速度運(yùn)行。 此外，由于DDR2標(biāo)準(zhǔn)規(guī)定所有DDR2內(nèi)存均采用FBGA封裝形式，而不同于目前廣泛應(yīng)用的TSOP/TSOP-II封裝形式，F(xiàn)BGA封裝可以提供了更為良好的電氣性能與散熱

31、性，為DDR2內(nèi)存的穩(wěn)定工作與未來(lái)頻率的發(fā)展提供了堅(jiān)實(shí)的基礎(chǔ)。回想起DDR的發(fā)展歷程，從第一代應(yīng)用到個(gè)人電腦的DDR200經(jīng)過(guò)DDR266、DDR333到今天的雙通道DDR400技術(shù)，第一代DDR的發(fā)展也走到了技術(shù)的極限，已經(jīng)很難通過(guò)常規(guī)辦法提高內(nèi)存的工作速度；隨著Intel最新處理器技術(shù)的發(fā)展，前端總線對(duì)內(nèi)存帶寬的要求是越來(lái)越高，擁有更高更穩(wěn)定運(yùn)行頻率的DDR2內(nèi)存將是大勢(shì)所趨。 DDR2與DDR的區(qū)別： 在了解DDR2內(nèi)存諸多新技術(shù)前，先讓我們看一組DDR和DDR2技術(shù)對(duì)比的數(shù)據(jù)。 1、 延遲問(wèn)題： 從上表可以看出，在同等核心頻率下，DDR2的實(shí)際工作頻率是DDR的兩倍。這得益于DDR2內(nèi)

32、存擁有兩倍于標(biāo)準(zhǔn)DDR內(nèi)存的4BIT預(yù)讀取能力。換句話說(shuō)，雖然DDR2和DDR一樣，都采用了在時(shí)鐘的上升延和下降延同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞剑獶DR2擁有兩倍于DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。也就是說(shuō)，在同樣100MHz的工作頻率下，DDR的實(shí)際頻率為200MHz，而DDR2則可以達(dá)到400MHz。 這樣也就出現(xiàn)了另一個(gè)問(wèn)題：在同等工作頻率的DDR和DDR2內(nèi)存中，后者的內(nèi)存延時(shí)要慢于前者。舉例來(lái)說(shuō)，DDR 200和DDR2-400具有相同的延遲，而后者具有高一倍的帶寬。實(shí)際上，DDR2-400和DDR 400具有相同的帶寬，它們都是3.2GB/s，但是DDR400的核心工作頻率是200M

33、Hz，而DDR2-400的核心工作頻率是100MHz，也就是說(shuō)DDR2-400的延遲要高于DDR400。 2、封裝和發(fā)熱量： DDR2內(nèi)存技術(shù)最大的突破點(diǎn)其實(shí)不在于用戶(hù)們所認(rèn)為的兩倍于DDR的傳輸能力，而是在采用更低發(fā)熱量、更低功耗的情況下，DDR2可以獲得更快的頻率提升，突破標(biāo)準(zhǔn)DDR的400MHZ限制。 DDR內(nèi)存通常采用TSOP芯片封裝，當(dāng)頻率更高時(shí)，它過(guò)長(zhǎng)的管腳就會(huì)產(chǎn)生很高的阻抗和寄生電容，這會(huì)影響它的穩(wěn)定性和頻率提升的難度。這也就是DDR的核心頻率很難突破275MHZ的原因。而DDR2內(nèi)存均采用FBGA封裝形式。不同于目前廣泛應(yīng)用的TSOP封裝形式，F(xiàn)BGA封裝提供了更好的電氣性能與

34、散熱性，為DDR2內(nèi)存的穩(wěn)定工作與未來(lái)頻率的發(fā)展提供了良好的保障。 DDR2內(nèi)存采用1.8V電壓，相對(duì)于DDR標(biāo)準(zhǔn)的2.5V，降低了不少，從而提供了明顯的更小的功耗與更小的發(fā)熱量，這一點(diǎn)的變化是意義重大的。 DDR2采用的新技術(shù)： 除了以上所說(shuō)的區(qū)別外，DDR2還引入了三項(xiàng)新的技術(shù)，它們是OCD、ODT和Post CAS。 OCD（Off-Chip Driver）：也就是所謂的離線驅(qū)動(dòng)調(diào)整，DDR II通過(guò)OCD可以提高信號(hào)的完整性。DDR II通過(guò)調(diào)整上拉（pull-up）/下拉（pull-down）的電阻值使兩者電壓相等。使用OCD通過(guò)減少DQ-DQS的傾斜來(lái)提高信號(hào)的完整性；通過(guò)控制電壓

35、來(lái)提高信號(hào)品質(zhì)。 ODT：ODT是內(nèi)建核心的終結(jié)電阻器。我們知道使用DDR SDRAM的主板上面為了防止數(shù)據(jù)線終端反射信號(hào)需要大量的終結(jié)電阻。它大大增加了主板的制造成本。實(shí)際上，不同的內(nèi)存模組對(duì)終結(jié)電路的要求是不一樣的，終結(jié)電阻的大小決定了數(shù)據(jù)線的信號(hào)比和反射率，終結(jié)電阻小則數(shù)據(jù)線信號(hào)反射低但是信噪比也較低；終結(jié)電阻高，則數(shù)據(jù)線的信噪比高，但是信號(hào)反射也會(huì)增加。因此主板上的終結(jié)電阻并不能非常好的匹配內(nèi)存模組，還會(huì)在一定程度上影響信號(hào)品質(zhì)。DDR2可以根據(jù)自已的特點(diǎn)內(nèi)建合適的終結(jié)電阻，這樣可以保證最佳的信號(hào)波形。使用DDR2不但可以降低主板成本，還得到了最佳的信號(hào)品質(zhì)，這是DDR不能比擬的。 P

36、ost CAS：它是為了提高DDR II內(nèi)存的利用效率而設(shè)定的。在Post CAS操作中，CAS信號(hào)（讀寫(xiě)/命令）能夠被插到RAS信號(hào)后面的一個(gè)時(shí)鐘周期，CAS命令可以在附加延遲（Additive Latency）后面保持有效。原來(lái)的tRCD（RAS到CAS和延遲）被AL（Additive Latency）所取代，AL可以在0，1，2，3，4中進(jìn)行設(shè)置。由于CAS信號(hào)放在了RAS信號(hào)后面一個(gè)時(shí)鐘周期，因此ACT和CAS信號(hào)永遠(yuǎn)也不會(huì)產(chǎn)生碰撞沖突。 總的來(lái)說(shuō)，DDR2采用了諸多的新技術(shù)，改善了DDR的諸多不足，雖然它目前有成本高、延遲慢能諸多不足，但相信隨著技術(shù)的不斷提高和完善，這些問(wèn)題終將得到

37、解決DDR3相比起DDR2有更低的工作電壓， 從DDR2的1.8V降落到1.5V，性能更好更為省電；DDR2的4bit預(yù)讀升級(jí)為8bit預(yù)讀。DDR3目前最高能夠達(dá)到2000Mhz的速度，盡管目前最為快速的DDR2內(nèi)存速度已經(jīng)提升到800Mhz/1066Mhz的速度，但是DDR3內(nèi)存模組仍會(huì)從1066Mhz起跳DDR3DDR3在DDR2基礎(chǔ)上采用的新型設(shè)計(jì)： 18bit預(yù)取設(shè)計(jì)，而DDR2為4bit預(yù)取，這樣DRAM內(nèi)核的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz。2采用點(diǎn)對(duì)點(diǎn)的拓樸架構(gòu)，以減輕地址/命令與控制總線的負(fù)擔(dān)。3采用100nm以下的生產(chǎn)工藝，將工作電壓

38、從1.8V降至1.5V，增加異步重置（Reset）與ZQ校準(zhǔn)功能。DDR3與DDR2的不同之處 1、邏輯Bank數(shù)量 DDR2 SDRAM中有4Bank和8Bank的設(shè)計(jì)，目的就是為了應(yīng)對(duì)未來(lái)大容量芯片的需求。而DDR3很可能將從2Gb容量起步，因此起始的邏輯Bank就是8個(gè)，另外還為未來(lái)的16個(gè)邏輯Bank做好了準(zhǔn)備。 2、封裝（Packages） DDR3由于新增了一些功能，所以在引腳方面會(huì)有所增加，8bit芯片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規(guī)格。并且DDR3必須是綠色封裝，不能含有任何有害物質(zhì)。 3、突發(fā)長(zhǎng)度

39、（BL，Burst Length） 由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期（BL，Burst Length）也固定為8，而對(duì)于DDR2和早期的DDR架構(gòu)的系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個(gè)4-bit Burst Chop（突發(fā)突變）模式，即由一個(gè)BL=4的讀取操作加上一個(gè)BL=4的寫(xiě)入操作來(lái)合成一個(gè)BL=8的數(shù)據(jù)突發(fā)傳輸，屆時(shí)可通過(guò)A12地址線來(lái)控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在DDR3內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制（如4bit順序突發(fā)）。3.2 只讀存儲(chǔ)器（ROM）只讀存儲(chǔ)器分為掩膜ROM、PROM、EPROM和EE

40、PROM等多種。對(duì)于半導(dǎo)體ROM，基本器件為兩種：MOS型和TTL型。ROM也有很多種，PROM是可編程的ROM，PROM和EPROM（可擦除可編程ROM）兩者區(qū)別是，PROM是一次性的，也就是軟件灌入后，就無(wú)法修改了，這種是早期的產(chǎn)品，現(xiàn)在已經(jīng)不可能使用了，而EPROM是通過(guò)紫外光的照射擦出原先的程序，是一種通用的存儲(chǔ)器。另外一種EEPROM是通過(guò)電子擦出，價(jià)格很高，寫(xiě)入時(shí)間很長(zhǎng)，寫(xiě)入很慢。3.2.1 掩膜ROM上圖為MOS型掩膜ROM，其容量為1K×1位，采用重合法驅(qū)動(dòng)，行、列地址線分別經(jīng)行、列譯碼器，各得32根行、列選擇線。行選擇線與列選擇線交叉處既可有耦合元件MOS管，也可沒(méi)

41、有。列選擇線各控制一個(gè)列控制管，32個(gè)列控制管的輸出端共連一個(gè)讀放大器；當(dāng)?shù)刂窞槿?”時(shí)；第0行、0列被選中，若其交叉處有耦合元件MOS管，因其導(dǎo)通而使列線輸出為低電平，經(jīng)讀放大器反相為高電平，輸出“1”。當(dāng)?shù)刂稟4A0為11111，A9A5為00000時(shí)，即第31行、第0列被選中，但此刻行、列的交叉處無(wú)MOS管，故0列線輸出為高電平，經(jīng)讀放大器反相為“0”輸出?？梢?jiàn)，用行、列交叉處是否有耦合元件MOS管，便可區(qū)分原存放“1”還是存“0”。當(dāng)然，此ROM制成后不可能改變?cè)?、列交叉處的是否存在MOS管，所以，用戶(hù)是無(wú)法改變?cè)紶顟B(tài)的。3.2.2 PROMPROM是可以實(shí)現(xiàn)一次性編程的只讀存儲(chǔ)

42、器，上圖是16K×1位雙極型鎳鉻熔絲式PROM芯片，其基本單元電路是由雙極型電路和熔絲構(gòu)成的。在這個(gè)電路中，基極由行選擇線控制，發(fā)射極與列線之間形成一條鎳鉻合金薄膜制成的熔絲(可用光刻技術(shù)實(shí)現(xiàn))，集電極接電源VCC。用戶(hù)在使用前可按需要將信息存入行、列交叉的耦合元件內(nèi)。若欲存“0”，則置耦合元件個(gè)大電流，將熔絲燒掉。若欲存“1”，則耦合處不置大電流，熔絲不斷。當(dāng)被選中時(shí)，熔絲斷掉處將讀得“0”，熔絲未斷處將讀得“1”。當(dāng)然，已斷的熔絲是無(wú)法再恢復(fù)的，故這種ROM往往只能實(shí)現(xiàn)一次編程，不得再修改3.2.3 EPROMEPROM是一種可擦洗可編程的只讀存儲(chǔ)器。它可以由用戶(hù)對(duì)其所存信息作任

43、意次的改寫(xiě)。目前用得較多的EPROM是用浮動(dòng)?xùn)叛┍雷⑷胄蚆OS管構(gòu)成，又稱(chēng)FAMOS型EPROM，如下圖所示。 由圖所示的N型溝道浮動(dòng)?xùn)臡OS電路，在漏端D加上正電壓(如25V，50ms寬的正脈沖)，便會(huì)形成一個(gè)浮動(dòng)?xùn)?，它阻止源S與漏端D之間的導(dǎo)通，致使此MOS管處于“0”狀態(tài)。若對(duì)D端不加正電壓，則形成不了浮動(dòng)?xùn)?，此MOS管便能正常導(dǎo)通，呈“1”狀態(tài)。由此，用戶(hù)可按需要對(duì)不同位置的MOS管D端加正電壓或不加正電壓，便制成了用戶(hù)所需的ROM。一旦用戶(hù)需重新改變其狀態(tài)時(shí)；可用紫外線照射、驅(qū)散浮動(dòng)?xùn)?，再按需要?duì)不同位置的MOS管重新置于正電壓，又得出新?tīng)顟B(tài)的ROM。故稱(chēng)之為EPROM。 EEPRO

44、MEEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫(xiě)。3.2.5 閃速存儲(chǔ)器(Flash Memory)閃速存儲(chǔ)器(Flash Memory)又叫快擦型存儲(chǔ)器，它是在EPROM和EEPROM工藝基礎(chǔ)上產(chǎn)生的一種新型的、具有性能價(jià)格比更好、可靠性更高的可擦寫(xiě)非易失性存儲(chǔ)器。它既有EPROM 的價(jià)格便宜、集成度高的優(yōu)點(diǎn)，又有EEPOM電可擦洗重寫(xiě)的特性。它具有整片擦除的特點(diǎn)，其擦除、重寫(xiě)的速度快。一塊1M位的閃速存儲(chǔ)芯片的擦除、重寫(xiě)時(shí)間小于5s，比一般標(biāo)準(zhǔn)EEPROM快得多，已具備了RAM的功能。它還具有高速編程的特點(diǎn)。非易失性、長(zhǎng)期反復(fù)使用的大容量Flash memory

45、還可替代軟盤(pán)或硬盤(pán)，作為海量存儲(chǔ)器。在筆記本及手掌型袖珍電腦中都大量采用Flash Memory做成固態(tài)盤(pán)替代磁盤(pán)，使計(jì)算機(jī)平均無(wú)故障時(shí)間大大延長(zhǎng)；功耗更低，體積更小消除了機(jī)電式磁盤(pán)驅(qū)動(dòng)器所造成的數(shù)據(jù)瓶頸。Flash也是一種非易失性存儲(chǔ)器（掉電不會(huì)丟失），它擦寫(xiě)方便，訪問(wèn)速度快，已大大取代了傳統(tǒng)的EPROM的地位。由于它具有和ROM一樣掉電不會(huì)丟失 的特性，因此很多人稱(chēng)其為Flash ROM。FLASH存儲(chǔ)器又稱(chēng)閃存，它結(jié)合了ROM和RAM的長(zhǎng)處，不僅具備電子可擦出可編程（EEPROM）的性能，還不會(huì)斷電丟失數(shù)據(jù)同時(shí)可以快速讀 取數(shù)據(jù)（NVRAM的優(yōu)勢(shì)），U盤(pán)和MP3里用的就是這種存儲(chǔ)器。在過(guò)

46、去的20年里，嵌入式系統(tǒng)一直使用ROM（EPROM）作為它們的存儲(chǔ)設(shè)備，然而近 年來(lái)Flash全面代替了ROM（EPROM）在嵌入式系統(tǒng)中的地位，用作存儲(chǔ)bootloader以及操作系統(tǒng)或者程序代碼或者直接當(dāng)硬盤(pán)使用（U 盤(pán)）。目前Flash主要有兩種NOR Flash和NADN Flash。NOR Flash的讀取和我們常見(jiàn)的SDRAM的讀取是一樣，用戶(hù)可以直接運(yùn)行裝載在NOR FLASH里面的代碼，這樣可以減少SRAM的容量從而節(jié)約了成本。NAND Flash沒(méi)有采取內(nèi)存的隨機(jī)讀取技術(shù)，它的讀取是以一次讀取一快的形式來(lái)進(jìn)行的，通常是一次讀取512個(gè)字節(jié)，采用這種技術(shù)的Flash比較廉價(jià)。用

47、戶(hù) 不能直接運(yùn)行NAND Flash上的代碼，因此好多使用NAND Flash的開(kāi)發(fā)板除了使用NAND Flah以外，還作上了一塊小的NOR Flash來(lái)運(yùn)行啟動(dòng)代碼。一般小容量的用NOR Flash，因?yàn)槠渥x取速度快，多用來(lái)存儲(chǔ)操作系統(tǒng)等重要信息，而大容量的用NAND FLASH，最常見(jiàn)的NAND FLASH應(yīng)用是嵌入式系統(tǒng)采用的DOC（Disk On Chip）和我們通常用的“閃盤(pán)”，可以在線擦除。目前市面上的FLASH 主要來(lái)自Intel，AMD，F(xiàn)ujitsu和Toshiba，而生產(chǎn)NAND Flash的主要廠家有Samsung和Toshiba。3.3 內(nèi)存卡目前閃存卡、記憶卡有：CF

48、、MMC、 SD、 MINI-SD、 RS-MMC、T-Flash、MS、MS PRO、MS Duo九種。下面我們了解一下這幾種卡的規(guī)格。 CF卡 即Compact Flash，一種袖珍閃存卡（尺寸43mm*36mm*3.3mm）,存儲(chǔ)文件的速度比較快、存儲(chǔ)容量適中，能耗低，在中、高檔數(shù)字照相機(jī)上應(yīng)用比較多。CF存儲(chǔ)卡的部分結(jié)構(gòu)采用強(qiáng)化玻璃及金屬外殼，CF存儲(chǔ)卡采用Standard ATA/IDE接口界面，配備有專(zhuān)門(mén)的PCM-CIA適配器（轉(zhuǎn)接卡），筆記本電腦的用戶(hù)可直接在PCMCIA插槽上使用，使數(shù)據(jù)很容易在數(shù)碼相機(jī)與電腦之間傳遞。目前最高容量可以達(dá)到8G。 MMC卡 即MultiMedia

49、Card。由西門(mén)子公司和首推CF的SanDisk于1997年推出。1998年1月十四家公司聯(lián)合成立了MMC協(xié)會(huì)（MultiMediaCardAssociation簡(jiǎn)稱(chēng)MMCA），現(xiàn)在已經(jīng)有超過(guò)84個(gè)成員。MMC的發(fā)展目標(biāo)主要是針對(duì)數(shù)碼影像、音樂(lè)、手機(jī)、PDA、電子書(shū)、玩具等產(chǎn)品，尺寸只有32mm x 24mm x 1.4mm，只有1.5克。MMC也是把存貯單元和控制器一同做到了卡上，智能的控制器使得MMC保證兼容性和靈活性。 MMC存貯卡可以分為MMC和SPI兩種工作模式，MMC模式是標(biāo)準(zhǔn)的默認(rèn)模式，具有MMC的全部特性。而SPI模式則是MMC存貯卡可選的第二種模式，這個(gè)模式是MMC協(xié)議的一個(gè)

50、子集，主要用于只需要小數(shù)量的卡（通常是1個(gè)）和低數(shù)據(jù)傳輸率（和MMC協(xié)議相比）的系統(tǒng)，這個(gè)模式可以把設(shè)計(jì)花費(fèi)減到最小，但性能就不如MMC。 MMC被設(shè)計(jì)作為一種低成本的數(shù)據(jù)平臺(tái)和通訊介質(zhì)，它的接口設(shè)計(jì)非常簡(jiǎn)單：只有7針！接口成本低于0.5美元。在接口中，電源供應(yīng)是3針，而數(shù)據(jù)操作只用3針的串行總線即可（SPI模式再加上1針用于選擇芯片）。 MMC的操作電壓為2.7伏到3.6伏，寫(xiě)/讀電流只有27mA和23mA，功耗很低。它的讀寫(xiě)模式包括流式、多塊和單塊。最小的數(shù)據(jù)傳送是以塊為單位的，缺省的塊大小為512bytes。 SD卡 即Secure Digital Card卡，由松下、東芝和SanDis

51、k聯(lián)合推出，1999年8月才首次發(fā)布。于2000年2月1日發(fā)起成立了SD協(xié)會(huì)（Secure Digital Association簡(jiǎn)稱(chēng)SDA），成員公司已經(jīng)超過(guò)90個(gè)，陣容強(qiáng)大，其中包括IBM，Microsoft，Motorola，NEC、Samsung等。 SD卡數(shù)據(jù)傳送和物理規(guī)范由MMC發(fā)展而來(lái)，大小和MMC差不多，尺寸為32mm x 24mm x 2.1mm。長(zhǎng)寬和MMC一樣，只是厚了0.7mm，以容納更大容量的存貯單元。SD卡與MMC卡保持著向上兼容，也就是說(shuō)，MMC可以被新的SD設(shè)備存取，兼容性則取決于應(yīng)用軟件，但SD卡卻不可以被MMC設(shè)備存取。（SD卡外型采用了與MMC厚度一樣的導(dǎo)

52、軌式設(shè)計(jì)，以使SD設(shè)備可以適合MMC）SD接口除了保留MMC的7針外，還在兩邊加多了2針，作為數(shù)據(jù)線。采用了NAND型Flash Memory，基本上和SmartMedia的一樣，平均數(shù)據(jù)傳輸率能達(dá)到2MB/s MINI-SD卡顧名思義，MINI SD卡比目前主流的SD卡，在外形上更加小巧，重量?jī)H有30克，體積只有21.5x20x1.4mm，比SD卡足足節(jié)省了60%的空間，別小看這么小的外形，它可以讓數(shù)碼設(shè)備的體積節(jié)約40%空間。才能生產(chǎn)出更小的手機(jī)、DV等數(shù)碼產(chǎn)品。在存儲(chǔ)容量上，MINI-SD卡也絲毫不差，從的32MB到1GB各種規(guī)格一應(yīng)俱全。隨著消費(fèi)數(shù)碼產(chǎn)品的功能越來(lái)越大，用戶(hù)對(duì)大容量存儲(chǔ)

53、卡的需求也日益增長(zhǎng)，目前的512M、1GB等容量已經(jīng)在逐漸普及，未來(lái)還會(huì)成倍往上增長(zhǎng)。MINI-SD卡支持平均讀寫(xiě)演算法( wear leveling algorithms )，自動(dòng)錯(cuò)誤更正(ECC)等多種功能，使得MINI-SD卡在使用壽命上更長(zhǎng)，功耗更低。目前市面上的MINI SD卡都支持MINI SD/SD Card（搭配轉(zhuǎn)接卡）標(biāo)準(zhǔn)界面，在原有的SD卡設(shè)備上使用MINI SD卡變得非常方便，為MINI SD卡的迅速普及鋪平了道路 RS-MMC卡和MINI SD 卡一樣，RS MMC卡也是一款投放市場(chǎng)不久的超小型閃存卡，RS-MMC卡標(biāo)準(zhǔn)體積為24 × 18 × 1.

54、4 mm，只有標(biāo)準(zhǔn)MMC卡的一半大小，僅比新版的一角硬幣大一點(diǎn)點(diǎn)，然而卻繼承和沿襲了MMC卡所有的優(yōu)勢(shì)和性能特征。RS-MMC卡同樣支持自動(dòng)錯(cuò)誤改正 (ECC)、線上實(shí)時(shí)更新程序(ISP) 功能和平均讀寫(xiě)演算法( wear leveling algorithms )等諸多功能，在功耗、存儲(chǔ)速度等方面比主流的SD卡、MMC卡更加優(yōu)秀。作為目前MMC卡標(biāo)準(zhǔn)的延伸技術(shù)，RS MMC解決了困擾手機(jī)及消費(fèi)電子開(kāi)發(fā)者很久的空間問(wèn)題，使得設(shè)計(jì)超小外形的電子產(chǎn)品儼然成為了可能。正因如此，RS MMC卡一經(jīng)推出便受到了諾基亞等手機(jī)業(yè)界巨頭的支持。 T-Flash卡 隨著拍照手機(jī)和智能手機(jī)的普及，手機(jī)用的內(nèi)存也成為了廠商眼中的新一輪的利潤(rùn)增長(zhǎng)點(diǎn)，近日存儲(chǔ)業(yè)界的巨頭美國(guó)SanDisk公司就發(fā)布了專(zhuān)為移動(dòng)電話開(kāi)發(fā)的小型閃存“SanDisk T-Flash”。T-Flash的體積只有11×15×1mm，其使用了MLC（多層控制單元）技術(shù)的NAND型閃存，最初只有32MB、64MB、128MB三種規(guī)格。這種閃存的面積約為miniSD卡的一半，體積只有其4分之1左右，這