TTL CMOS電平及輸入輸出方式

1、DSP控制母板學(xué)習(xí)小結(jié)TTL電平與CMOS電平：TTL集成電路的全名是晶體管-晶體管邏輯集成電路（Transistor-Transistor Logic），主要有54/74系列標(biāo)準(zhǔn)TTL、高速型TTL（H-TTL）、低功耗型TTL（L-TTL）、肖特基型TTL（S-TTL）、低功耗型TTL（LS-TTL）五個(gè)系列。標(biāo)準(zhǔn)TTL輸入高電平最小2V，輸出高電平最小2.4V，典型值3.4V，輸入低電平最大0.8V，輸出低電平最大0.4V，典型值0.2V。S-TTL輸入高電平最小2V，輸出高電平最小類(lèi)2.5V，、類(lèi)2.7V，典型值3.4V。輸入低電平最大0.8V，輸出低電平最大0.5V。LS-TTL輸入

2、高電平最小2V，輸出高電平最小類(lèi)2.5V，、類(lèi)2.7V，典型值3.4V。輸入低電平最大類(lèi)0.7V，、類(lèi)0.8V，輸出低電平最大類(lèi)0.4V，、類(lèi)0.5V，典型值0.25V。TTL電路的電源VDD供電只允許在+5V±10%范圍內(nèi)，扇出數(shù)為10個(gè)以下TTL門(mén)電路。CMOS集成電路是互補(bǔ)對(duì)稱金屬氧化物半導(dǎo)體（Compiementary symmetry metal oxide semicoductor）集成電路的英文縮寫(xiě)，電路的許多基本邏輯單元都是用增強(qiáng)型PMOS晶體管和增強(qiáng)型NMOS管按照互補(bǔ)對(duì)稱形式連接的，靜態(tài)功耗很小。CMOS電路的供電電壓VDD范圍比較廣，在+5-+15V均能正常工作

3、，電壓波動(dòng)允許±10，當(dāng)輸出電壓高于VDD-0.5V時(shí)為邏輯1，輸出電壓低于VSS+0.5V（VSS為數(shù)字地）為邏輯0，扇出數(shù)為1020個(gè)CMOS門(mén)電路。CMOS電平電壓范圍在315V，比如4000系列當(dāng)5V供電時(shí)，輸出在4.6V以上為高電平，輸出在0.05V以下為低電平。輸入在3.5V以上為高電平，輸入在1.5V以下為低電平。而對(duì)于TTL芯片，供電范圍為05V，常見(jiàn)都是5V，如74系列5V供電，輸出在2.7V以上為高電平，輸出輸出在0.5V以下為低電平，輸入在2V以上為高電平，在0.8V以下為低電平。因此，CMOS電路和TTL電路就有一個(gè)電平轉(zhuǎn)換問(wèn)題。OC（open collect

4、or）集電極開(kāi)路，必須外界上拉電阻和電源才能將開(kāi)關(guān)電平作為高低電平用。否則它一般只作為開(kāi)關(guān)大電壓和大電流負(fù)載，所以又叫做驅(qū)動(dòng)門(mén)電路。集電極開(kāi)路輸出的結(jié)構(gòu)如圖1所示，右邊的那個(gè)三極管集電極什么都不接，所以叫做集電極開(kāi)路（左邊的三極管起反相作用，使輸入為“0”時(shí)，輸出也為“0”）。對(duì)于圖1，當(dāng)左端的輸入為“0”時(shí)，前面三極管截止，所以5V電源通過(guò)1K電阻加到右邊三極管上，右邊的三極管導(dǎo)通（即相當(dāng)于一個(gè)開(kāi)關(guān)閉合）；當(dāng)左端的輸入為“1”時(shí)，前面的三極管導(dǎo)通，而后面的三極管截止（相當(dāng)于開(kāi)關(guān)斷開(kāi)）。將圖1簡(jiǎn)化為圖2的樣子，圖2中的開(kāi)關(guān)受軟件控制，“1”時(shí)斷開(kāi)，“0”時(shí)閉合。很明顯，當(dāng)開(kāi)關(guān)閉合時(shí)，輸出直接接

5、地，所以輸出電平為0。而當(dāng)開(kāi)關(guān)斷開(kāi)時(shí)，則輸出端懸空了，即高阻態(tài)，這時(shí)狀態(tài)未知，如果后面一個(gè)電阻負(fù)載（即使很輕的負(fù)載）到地，那么輸出端的電平就被這個(gè)負(fù)載拉到低電平了，所以這個(gè)電路是不能輸出高電平的。再看圖3，那個(gè)1K的電阻即是上拉電阻。如果開(kāi)關(guān)閉合，則有電流從1K電阻及開(kāi)關(guān)上流過(guò)，但由于開(kāi)關(guān)閉合時(shí)電阻為0（方便討論，實(shí)際情況中開(kāi)關(guān)電阻不為0，另外對(duì)于三極管還存在飽和壓降），所以在開(kāi)關(guān)上的電壓為0，即輸出電平為0.若開(kāi)關(guān)斷開(kāi)，則由于開(kāi)關(guān)電阻為無(wú)窮大（同上，不考慮實(shí)際中的漏電流），所以流過(guò)的電流為0，因此在1K電阻上的壓降也為0，所以輸出端的電壓就是5V了，這樣就能輸出高電平了。但是這個(gè)輸出的內(nèi)阻是

6、比較大的（即1K），如果接一個(gè)電阻為R的負(fù)載，通過(guò)分壓計(jì)算，就可以算得最后的輸出電壓為5xR/(R + 1000)伏，如果要達(dá)到一定電壓的話，R就不能太小。如果R真的太小，而導(dǎo)致輸出電壓不夠的話，那我們只有通過(guò)減小那個(gè)1K上拉電阻來(lái)增加驅(qū)動(dòng)能力。但是，上拉電阻又不能取得太小，因?yàn)楫?dāng)開(kāi)關(guān)閉合時(shí)，將產(chǎn)生電流，由于開(kāi)關(guān)能流過(guò)的電流是有限的，因此限制了上拉電阻的取值，另外還需要考慮到，當(dāng)輸出低電平時(shí)，負(fù)載可能還會(huì)給提供一部分電流從開(kāi)關(guān)流過(guò)，因此要綜合這些電流考慮來(lái)選擇合適的上拉電阻。OD（open drain）漏極開(kāi)路，對(duì)于漏極開(kāi)路(OD)輸出，跟集電極開(kāi)路輸出是十分類(lèi)似的。將上面的三極管換成場(chǎng)效應(yīng)管

7、即可。這樣集電極就變成了漏極，OC就變成了OD，原理也是一樣的。開(kāi)漏形式的電路有以下幾個(gè)特點(diǎn)：1.利用外部電路的驅(qū)動(dòng)能力，減少I(mǎi)C內(nèi)部的驅(qū)動(dòng)?；蝌?qū)動(dòng)比芯片電源電壓高的負(fù)載2.可以將多個(gè)開(kāi)漏輸出的Pin連接到一條線上，通過(guò)一個(gè)上拉電阻，在不增加任何器件的情況下，形成“與邏輯“關(guān)系。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。接容性負(fù)載時(shí)，下降沿是芯片內(nèi)部的晶體管，是有源驅(qū)動(dòng)，速度較快；上升沿是無(wú)源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會(huì)大。所以負(fù)載電阻的選擇要兼顧功耗和速度。3.可以利用改變上拉電源的電壓，改變輸出電平，例如加上拉電阻就可以

8、提供TTL、CMOS電平輸出等。4.開(kāi)漏Pin不連接上拉電阻，則只能輸出低電平。一般來(lái)說(shuō)開(kāi)漏是用來(lái)連接不同電平的器件的。推挽結(jié)構(gòu)，一般是指兩個(gè)三極管分別受兩互補(bǔ)信號(hào)的控制，總是在一個(gè)三極管導(dǎo)通的時(shí)候另一個(gè)截止，這樣的電路結(jié)構(gòu)稱為推拉式電路或圖騰柱輸出（Totem-pole）電路。推拉式輸出既提高電路的負(fù)載能力，又提高開(kāi)關(guān)速度，適用于低電壓大電流的場(chǎng)合。此為用光耦做數(shù)字信號(hào)隔離電路，同時(shí)也起到了電平轉(zhuǎn)換的作用將外部1224V電壓轉(zhuǎn)換成3.3V電壓和DSP相連。這是HCPL063L的原理圖，可以看出這就是集電極開(kāi)路輸出，因此輸出3.3V高電平需要外部上拉電阻，這里選擇了4.7K的上拉電阻。上圖中O1.0-O1.7為DSP的IO口輸出，根據(jù)數(shù)據(jù)手冊(cè)，IO的灌電流最大為8mA,不足以驅(qū)動(dòng)PC3Q65，因此加入DM7407M緩沖，DM7407為集電極開(kāi)路輸出，但是由于后面帶的光耦是電流驅(qū)動(dòng)型器件，只有有電流時(shí)才能導(dǎo)通，所以此處的上拉電阻可以省去，使用光耦實(shí)現(xiàn)了3.3V到24V的轉(zhuǎn)換。上圖使用SN74LVC8T245來(lái)完成3.3V和5V電平的轉(zhuǎn)換，Aport跟隨VCCA，Bport跟隨VCCB，此器件為雙向的，方向和使能使出如下表所示。HCPL-314J是輸出電流IGBT門(mén)驅(qū)動(dòng)的光耦，是驅(qū)動(dòng)功率IGBT和MOSFET的理想