VIVADO下ILA使用指南

1、VIVADO下ILA使用指南ILA是VIVADO下的一個(gè)DEBUG- IP，類似于片上邏輯分析儀，通過在RTL設(shè)計(jì)中嵌入ILA核，可以抓取信號的實(shí)時(shí)波形，幫助我們定位問題。本文檔以一個(gè)簡單的COUNTER設(shè)計(jì)為例，對VIVADO（2014.1）下ILA核的使用進(jìn)行說明。第一部分 RTL設(shè)計(jì)module counter(input clk,output 3:0 q);wire clk; /想抓取cnt信號進(jìn)行觀察(* keep = "TRUE" *)reg 3:0 cnt = 4'd0;assign q = cnt;always(posedge clk)begincn

2、t <= cnt + 4'd1;endendmodule第二部分 加入LIA核在vivado工程中，打開IP Catalog選項(xiàng)，找到ILA核進(jìn)入ILA核的配置界面（2頁）第一頁在“component Name”可以修改例化名, 在“Number of Prober”可以修改想抓取信號的分組個(gè)數(shù)，在本例中僅觀察1組信號cnt，在“sample Data Depth”可以修改抓取信號的深度，本例選擇默認(rèn)值1024。其他選項(xiàng)保持默認(rèn)值。第二頁在“Probe Width”選擇各分組信號的位寬，我們需要觀察的cnt信號為4bit，這里選擇4。點(diǎn)擊OK，到此為止，ILA的配置完成第三部分

3、在RTL中嵌入ILA核在vivado工程的sources窗口找到剛生成的ILA核的例化代碼將其復(fù)制到RTL設(shè)計(jì)中，并連接好信號module counter(input clk,output 3:0 q);wire clk; /想抓取cnt信號進(jìn)行觀察(* keep = "TRUE" *)reg 3:0 cnt = 4'd0;assign q = cnt;always(posedge clk)begincnt <= cnt + 4'd1;endila_0 u_ila( .clk (clk), .probe0 (cnt);endmoduleps：ILA的c

4、lk需要連接到需要觀察信號的相應(yīng)時(shí)鐘域，在一個(gè)RTL中可以嵌入多個(gè)ILA，方便觀察不同時(shí)鐘域 的信號第四部分 使用vivado在線抓取信號波形1）修改完RTL后，點(diǎn)擊Generate Bitstream生成bit文件2）開發(fā)板上電，接上JTAG下載器，然后打開open Target打開Open New Target.點(diǎn)擊Next點(diǎn)擊Next點(diǎn)擊Next點(diǎn)擊Finish點(diǎn)擊ok，該錯(cuò)誤是軟件誤報(bào)發(fā)現(xiàn)vivado界面的左下角的Program Device選項(xiàng)變亮，點(diǎn)擊該選項(xiàng)，下載bit文件點(diǎn)擊Pro. 開始下載下載完成，vivado界面發(fā)生變化打開window菜單欄，選擇Debug Probes選項(xiàng)，界面會(huì)多出一個(gè)Debug Probes窗口將需要觀察的信號cnt 信號“拖入”右側(cè)的Basic Trigger Setup窗口在這個(gè)界面中可以修改觸發(fā)條件（cnt=2），觸發(fā)深度(1024)，觸發(fā)