培訓(xùn)教材-allegro基本操作

1、 Allegro 基本操作培訓(xùn)基本操作培訓(xùn) 一、allegro 界面介紹圖標(biāo)解釋： 第1組：移動(dòng)，復(fù)制，刪除，撤銷，鎖定，解鎖 第2組：關(guān)閉所有鼠線，打開所有鼠線，視圖的放大縮小 第3組：格點(diǎn)，設(shè)定層面顏色，陰影顯示模式（點(diǎn)擊這個(gè)按鍵會(huì)使全部對(duì)象顏色變暗，除了被高亮的對(duì)象），層疊設(shè)置，走線約束規(guī)則管理器 第4組：顯示屬性，測(cè)量，高亮，取消高亮 第5組：輸出報(bào)告，更新DRC，幫助 第6組：應(yīng)用模式 第7組：不規(guī)則鋪銅，方型鋪銅，圓形鋪銅，選定銅皮進(jìn)行操作，避銅，不規(guī)則挖銅皮，方型挖銅皮，圓形挖銅皮，優(yōu)化銅皮邊角，刪除孤銅 第8組：標(biāo)注 第9組：輸出GER文件組件圖1 第10組：手動(dòng)放置器件 第1

2、1組：網(wǎng)絡(luò)表，走線，推線，繞線，自動(dòng)調(diào)整走線，編修線段轉(zhuǎn)角，自動(dòng)fanout 第12組：增加線段（這個(gè)按鍵增加的線段為非電氣性的），增加方框，增加文字，修改文字 圖2二、allegro 控制面板Options：顯示正在使用中命令的細(xì)節(jié)選項(xiàng) 例如：走線命令時(shí)，點(diǎn)擊 ，options選項(xiàng)顯示如上圖4 圖3圖4 Find：選擇可以被作用的對(duì)象；此選項(xiàng)主要是配合其他指令來執(zhí)行的 例如，查找元件R1，先在圖一菜單快捷鍵行，選擇第4組第1個(gè)按鍵然后在圖6的find欄里如下操作：選擇All Off，然后在Symbols方框處，打勾，在Find By Name里，選擇Symbol（or Pin），在最下面一個(gè)

3、框里輸入“R1”，回車，R1則會(huì)被高亮出來。查找元件pin腳，則在Pins框內(nèi)打勾，在最下面的方框內(nèi)輸入“R1.1”，回車，R1的1腳就會(huì)被高亮出來。如果需要查找網(wǎng)絡(luò)，則在Net方框內(nèi)打勾，在第二個(gè)紅圈內(nèi)選擇NET，在最后一個(gè)紅圈內(nèi)輸入網(wǎng)絡(luò)名稱即可。高亮的步驟與查找的步驟相同，高亮先點(diǎn)擊 ，然后再Find里面勾上Symbols或者Nets，最后選擇要高亮的信息。取消高亮點(diǎn)擊 ，步驟同上。圖5圖6 Visibility：快速、直接地代開或者關(guān)掉與走線相關(guān)層面的顏色。需要換層，查看不同層面的走線的時(shí)候，要先選擇在這個(gè)選項(xiàng)內(nèi) 例如：想看Bottom層走線信息，先點(diǎn)到Visibility界面，在Vie

4、ws選擇File：ETCH_BOT（如圖7），就可以看到Bottom層的信息了。在圖8，紅圈內(nèi)，同樣可以選擇所需了解的信息。（需要看哪個(gè)層面就在方框內(nèi)打勾，不需要看的就不要勾上。）圖7圖8解釋一下常用層信息： ANTIETCH_GND 地層走線及銅皮信息 ANTIETCH_PWR 電源層走線及銅皮信息 DRC PCB板錯(cuò)誤信息 DRILL PCB鉆孔信息 ETCH_BOT bottom層走線，零件，網(wǎng)絡(luò)信息 ETCH_TOP top層走線，零件，網(wǎng)絡(luò)信息 SILK_BOT bottom層零件絲印 SILK_TOP top層零件絲印如圖8，在TOP的右邊有四種顏色，依次為Etch（走線），Pin

5、（零件腳），Via（過孔），Drc（錯(cuò)誤）的顏色。以此來辨別各層走線及PIN腳導(dǎo)入結(jié)構(gòu)三、PCB LAYOUT流程 1.PCB LAYOUT 分六個(gè)階段，如下流程圖:導(dǎo)入網(wǎng)表布局布線審核出GERBER 1.導(dǎo)入結(jié)構(gòu) 開始CadenceRelease 16.3PCB Editor (或直接點(diǎn)擊桌面快捷圖標(biāo)) 在PCB中，F(xiàn)ile-import-dxf,彈出如下對(duì)話框：圖9 按照?qǐng)D9填寫完成后，點(diǎn)擊Edit/View layers,出現(xiàn)以下對(duì)話框： 按照?qǐng)D上步驟操作，第5步OK完成后，會(huì)轉(zhuǎn)到圖五，最后在圖五左下角點(diǎn)擊“Improt”。整個(gè)結(jié)構(gòu)的導(dǎo)入就完成了圖10 要查看結(jié)構(gòu)圖的時(shí)候，請(qǐng)注意做以下的

6、選擇，點(diǎn)擊菜單 ，按照?qǐng)D11進(jìn)行操作圖112.導(dǎo)入網(wǎng)表 根據(jù)所導(dǎo)入的結(jié)構(gòu)圖，給PCB增加板框。板框繪制步驟如下：點(diǎn)擊增加線段圖標(biāo) ；在控制面板Opitions，按照?qǐng)D12進(jìn)行操作：上面的紅框內(nèi)，顯示的是要操作的層面，在Board Geometry層的Outline子層，Line width（線寬）是6mil圖12 .設(shè)置PCB元件庫路徑。菜單SteupUser Preferences，彈出對(duì)話框，按圖13步驟操作：PCB元件庫路徑完成以上步驟后，在分別設(shè)置padpath和psmpath，這兩個(gè)設(shè)置的路徑和圖13中的第3步一樣圖13 .打開原理圖，生成Netlist，導(dǎo)入PCB。生成Netlis

7、t的操作如下圖：注意：步驟3和4一定不能反 .將Netlist導(dǎo)入PCB。在PCB中，F(xiàn)ile-import-Logic。按照下圖操作：3.布局 導(dǎo)入網(wǎng)表后就表示原理圖網(wǎng)絡(luò)信息已經(jīng)和PCB聯(lián)系起來了，這個(gè)時(shí)候就要把原理圖的元件放置進(jìn)PCB。菜單PlaceQiuckplace，彈出Qiuckplace對(duì)話框，操作如下圖：藍(lán)色為網(wǎng)絡(luò)鼠線導(dǎo)入進(jìn) 來的零件 .設(shè)置 電路板疊層結(jié)構(gòu)（以兩層板為例，如下圖）： .開始布局二、PCB布局的順序：a、固定元件b、有條件限制的元件c、關(guān)鍵元件d、面積比較大元件e、零散元件 參照原理，結(jié)合機(jī)構(gòu)，進(jìn)行布局（按布局順序優(yōu)先擺放關(guān)鍵元件）二、PCB布局的順序：c、關(guān)鍵元件d、面積比較大元件e、零散元件4.布線 布局完成后開始布線 5.審核 布局布線完成后，依照研發(fā)LAYOUT CHECK LIST開始檢查，未作到部分及時(shí)修改,由LAYOUT組自檢 硬件工程師審核 （硬件工程師依據(jù)原理圖等審核 布局 布線 重要信號(hào)等的合理性）6.出GERBER 將我們做好的PCB文件轉(zhuǎn)換成PCB板廠所用文件格式，即出GERBER 到此，PCB設(shè)計(jì)就完成了，最后C