納米CMOS器件超淺結(jié)工程-文檔資料

1、納米納米CMOSCMOS器件超淺結(jié)工程器件超淺結(jié)工程1 1張露 1211022608發(fā)展超淺結(jié)離子摻雜技術(shù)的動力發(fā)展超淺結(jié)離子摻雜技術(shù)的動力及主要問題及主要問題 短溝道效應(yīng)和源漏結(jié)深 源-漏穿通 串聯(lián)電阻 熱電子效應(yīng) 結(jié)深、摻雜分布、激活和損傷 工藝集成1.短溝道效應(yīng)和源漏結(jié)深 短溝道效應(yīng)（SCE）： MOS器件的開關(guān)特性由閾值電壓來控制。當(dāng)有效溝道長度減小后，電荷分享和漏致勢壘降低效應(yīng)將使閾值電壓減小，如下圖所示。 MOSFET器件的SCE漏端感應(yīng)勢壘降低(DIBL): 短溝器件中，隨漏壓VDS的增加，漏極周圍的耗盡區(qū)向源極擴散，漏極產(chǎn)生的電場可使源區(qū)附近的勢壘降低，最終使源區(qū)電子注入溝道，

2、從而引起器件在柵壓低于閾值電壓下的泄漏電流。 SCE的經(jīng)驗數(shù)學(xué)表達式為： LL溝道長度溝道長度 t toxox 柵絕緣層厚度柵絕緣層厚度 Xj Xj 漏區(qū)和源區(qū)漏區(qū)和源區(qū)的的擴散結(jié)深擴散結(jié)深 1 3TjL XtoxVetox可以看出：隨著結(jié)深的減小，可以看出：隨著結(jié)深的減小，SCESCE可以減弱可以減弱Xj2.源-漏穿通 所謂源-漏穿通即指源-體結(jié)的耗盡層相互交疊在一起，即源、漏區(qū)發(fā)生短路，其結(jié)果是降低了溝道區(qū)載流子的勢壘，形成截止態(tài)的穿通電流。怎樣避免源-漏穿通？ 改變局部的溝道摻雜：使用逆向摻雜阱HALO或Pocket 離子注入?yún)^(qū)。 HALO注入可增加結(jié)下方和結(jié)周邊的摻雜濃度,減小結(jié)深及其

3、源、漏的耗盡層寬度，從而避免源-漏穿通。 要求：精密定位其結(jié)深 寬度需要采用合適的超淺結(jié)離子注入技術(shù)來滿足。3.串聯(lián)電阻 在亞0.1um MOS器件中，由于源、漏的寄生電阻隨結(jié)深的減少而上升，會減小MOS器件的驅(qū)動電流和邏輯電路的噪聲容限。采用硅化物技術(shù)一定程度上僅僅是減小了接觸電阻，而實際的串聯(lián)電阻包括了接觸電阻、擴散區(qū)薄層電阻、擴展電阻和溝道邊緣的積累層電阻（ ）。totcosspacRRRRR接觸電阻擴散區(qū)薄層電阻擴展電阻溝道邊緣的積累層電阻MOSFET 器件的電流流動和串聯(lián)電阻構(gòu)成4.熱電子效應(yīng) 由于器件尺寸的縮小，而電源電壓沒有按比例縮小，從而使一部分的電子或空穴在增大的電場中獲得較

4、高的動能而成為熱載流子，并可能被注入到柵氧化層中，這一現(xiàn)象稱為熱電子效應(yīng)（HCE:Hot Carrier Effect）q襯底熱電子（SHE）：襯底中的電子擴散到表面耗盡層中,在縱向電場的作用下被發(fā)射到柵氧層中；q溝道熱電子（CHE）：溝道中由源極流到漏極的電子在溝道中的橫向電場的作用下被發(fā)射到柵氧層中；一般位于漏極附近。IDExEyy=0y=LGSV+-DSV+-BSV+-熱電子效應(yīng)的影響 損傷會導(dǎo)致氧化層中產(chǎn)生缺陷或氧化層界面上產(chǎn)生界面靜電，甚至兩者都有； 熱載流子注入柵氧化層會引起閾值電壓漂移、跨導(dǎo)退化，使器件的電流電壓特性惡化，從而導(dǎo)致電路性能惡化； 熱電子引起碰撞離化，產(chǎn)生電子空穴對

5、，從而造成器件中的非正常電流；總的來說，總的來說，會影響器件的長期可靠性；會影響器件的長期可靠性； 熱電子效應(yīng)的抑制措施一般情況輕摻雜的超淺結(jié)摻雜漏LDD(Low Doped Drain)結(jié)構(gòu)弊端：增加源漏的寄生電阻， 影響器件工作的驅(qū)動電流。 實際的器件采用雙結(jié)技術(shù)方案雙結(jié)技術(shù)方案： 在LDD結(jié)構(gòu)區(qū)使用輕摻雜的超淺結(jié) 在源漏結(jié)構(gòu)區(qū)使用重?fù)诫s的深結(jié)好處：1、輕摻雜的超淺結(jié)能夠克服SCE和CE效應(yīng)， 2、重?fù)诫s深結(jié)能夠優(yōu)化器件的金屬化程度， 減小寄生的串聯(lián)電阻。MOSFET 器件尺寸的縮小趨勢（NTRS-1999)5 5結(jié)深、摻雜分布、激活和損傷結(jié)深、摻雜分布、激活和損傷 超淺結(jié)工藝:雜質(zhì)的引人

6、、退火激活和雜質(zhì)擴散。 優(yōu)化目標(biāo):最大的雜質(zhì)激活和最小的雜質(zhì)擴散。很高的雜質(zhì)激活意味著摻雜原子的大部分將提供材料中的載流子,這對減小串聯(lián)電阻是非常重要的。 結(jié)的摻雜分布是一個重要工藝參數(shù)，當(dāng)結(jié)的分布是突變的、從表面到結(jié)有近似恒定的濃度時，可以獲得最小的薄層電阻和結(jié)深,關(guān)系如下圖所示。對不同的摻雜種類，在不同結(jié)深和表面雜質(zhì)濃度時計算出得突變分布的串聯(lián)電阻 什么樣的摻雜分布更有利？具有相同的表面濃度和結(jié)深的實際器件摻雜分布是： 線性緩變的突變的摻雜分布它的行為更像一個與淺摻雜層相關(guān)的理想少數(shù)載流子二極管的接觸。 串聯(lián)電阻總是較高如果摻雜太淺的結(jié)對質(zhì)量會有問題嗎？ 答案是有。如果結(jié)太淺，當(dāng)與金屬或周

7、圍的高摻雜層達到平衡時，摻雜層就會耗盡或部分耗盡，結(jié)果這個結(jié)不再像一個理想二極管，它的電流機制將是從產(chǎn)生擴散電流變?yōu)闊岚l(fā)射電流。在此情況下，結(jié)的泄漏電流將增加幾個數(shù)量級，而且結(jié)深的微小變化就會引起電流的幾個數(shù)量級得變化。 如果結(jié)的摻雜分布是高斯函數(shù)或指數(shù)函數(shù)， 結(jié)的最小深度必須增加，如下圖所示，對于指數(shù)分布，結(jié)深必須比突變分布大5倍以上，以避免耗盡。對一個作為理想歐姆接觸的超淺結(jié)，其摻雜分布要盡可能地接近突變分布。對10nm結(jié)深和不同摻雜分布計算出得接觸勢壘高度(摻雜劑相同，表面濃度變化，結(jié)用CoSi2接觸）6.6.工藝集成工藝集成 首先需要考慮的是新超淺結(jié)技術(shù)是否可以集成到現(xiàn)有的CMOS工藝

8、中而且不引起器件性能的退化，并不需要較大的工藝變化。其次，我們還必須考慮下面的問題：新超淺結(jié)技術(shù)是否可以同時用于和結(jié)，同時完成源漏及柵摻雜；是否會造成柵氧化層中陷阱的充放電和物理損傷；對裸露硅的損傷是否會形成瞬態(tài)增強擴散 （TED）和雜質(zhì)的再分布；工藝是否兼容現(xiàn)有的典型CMOS掩摸材料；是否會引入了可充當(dāng)深能級中心的重金屬元素和影響雜質(zhì) 擴散、激活和器件可靠性的氟、氫、碳、氮等元素沾污。 除了結(jié)深和摻雜分布外，泄漏電流、電阻、重金屬沾污和顆粒沾污等等都必須得到嚴(yán)格控制。下表示出了超淺結(jié)技術(shù)中的關(guān)鍵工藝參量。 超淺結(jié)技術(shù)對結(jié)深和沾污的要求氧化氧化(場氧場氧)Silicon substrateSi

9、licon dioxideoxygen光刻膠光刻膠顯影顯影oxide涂光刻膠涂光刻膠photoresist掩膜版掩膜版對準(zhǔn)和曝光對準(zhǔn)和曝光MaskUV light曝光后的曝光后的光刻膠光刻膠exposedphotoresistSD形成形成有源區(qū)有源區(qū)SDsilicon nitride淀積淀積氮化硅氮化硅Contact holesSDG接觸孔接觸孔刻蝕刻蝕離子注入離子注入DGScanning ion beamS金屬淀積金屬淀積和刻蝕和刻蝕drainSDGMetal contacts 淀積多晶硅淀積多晶硅polysiliconSilane gasDopant gas氧化氧化(柵氧柵氧)gate oxideoxygen去膠去膠oxideRF PowerIonized oxygen gas氧刻