PCI-E-技術(shù)規(guī)格

1、PCI-E-簡(jiǎn)介PCI-E（PCI-Express 的所寫(xiě)）是最新的總線和接口標(biāo)準(zhǔn)，它原來(lái)的名稱為“3GIO”，是由英特爾提出的，很明顯英特爾的意思是它代表著下一代 I/O 接口標(biāo)準(zhǔn)。交由 PCI-SIG（PCI 特殊興趣組織）認(rèn)證發(fā)布后才改名為“PCI-Express。這個(gè)新標(biāo)準(zhǔn)將全面取代現(xiàn)行的 PCI 和 AGP 最終實(shí)現(xiàn)總線標(biāo)準(zhǔn)的統(tǒng)一。它的主要優(yōu)勢(shì)就是數(shù)據(jù)傳輸速率高，目前最高可達(dá)到10GB/s 以上，而且還有相當(dāng)大的發(fā)展?jié)摿?。PCIExpress 也有多種規(guī)格，從 PCIExpress1X 至 UPCIExpress16X,能滿足現(xiàn)在和將來(lái)一定時(shí)間內(nèi)出現(xiàn)的低速設(shè)備和高速設(shè)備的需求。能支持

2、 PCIExpress 的主要是英特爾的 i915 和 i925 系列芯片組。當(dāng)然要實(shí)現(xiàn)全面取代 PCI 和 AG 迎需要一個(gè)相當(dāng)長(zhǎng)的過(guò)程，就象當(dāng)初 PCI 取代 ISA 一樣，都會(huì)有個(gè)過(guò)渡的過(guò)程。PCI-E 采用了目前業(yè)內(nèi)流行的點(diǎn)對(duì)點(diǎn)串行連接，比起 PCI 以及更早期的計(jì)算機(jī)總線的共享并行架構(gòu)，每個(gè)設(shè)備都有自己的專用連接，不需要向整個(gè)總線請(qǐng)求帶寬，而且可以把數(shù)據(jù)傳輸率提高到一個(gè)很高的頻率，達(dá)到寬。相對(duì)于傳統(tǒng) PCI 總線在單一時(shí)間周期內(nèi)只能實(shí)現(xiàn)單向傳輸，PCI-E 的雙單工連接能提供更高的傳輸速率和質(zhì)量，它習(xí)慣了做業(yè)界規(guī)范制定者的 Intel,在 2001 年宣布了要用一種新的技術(shù)取代 PC

3、I 總線和多種芯片的內(nèi)部連接。并稱之為第三代 I/O 總線技術(shù)（很明顯 Intel 的意思是它代表著下一代 I/O 接口標(biāo)準(zhǔn)）。該總線的規(guī)范由 Intel 支持的 AWGArapahoeWorkingGroup）負(fù)責(zé)制定。2002 年 4 月 17 日，AWGE 式宣布 3GIO1.0 規(guī)范草稿制定完畢，并移交 PCI-SIG 進(jìn)行審核（主要以 Intel、AMD 舊 M、DELLNVIDIA 等 20 多家業(yè)界主導(dǎo)公司開(kāi)始起草 3GIO,2002 年草案完成，2002 年 7 月 23 日經(jīng)過(guò)審核后正式公布。開(kāi)始的時(shí)候大家都以為它會(huì)被命名為 SerialPCI （受到串行 ATA 的影響）

4、， 但最后卻被正式命名為 PCIExpress （以下簡(jiǎn)稱 PCI-E） 。2006 年正式推出 Spec2.0（2.0 規(guī)范）。這個(gè)新標(biāo)準(zhǔn)將全面取代現(xiàn)行的 PCI 和 AGP 最終實(shí)現(xiàn)總線標(biāo)準(zhǔn)的統(tǒng)一。12001 年春季的 IDF 上 Intel 正式公布 PCIExpress,是取代 PCI 總線的第三代 I/O 技術(shù)，也稱為 3GIQ 該總線的規(guī)范由 Intel 支持的AWQArapahoeWorkingGroup）負(fù)責(zé)制定。2002 年 4 月 17 日，AWGE 式宣布 3GIO1.0 規(guī)范草稿制定完畢，并移交 PCI-SIG 進(jìn)行審核。開(kāi)始的時(shí)候大家都以為它會(huì)被命名為 SerialP

5、CI（受到串行 ATA 的影響），但最后卻被正式命名為 PCIExpress。2006年正式推出 Spec2.0（2.0 規(guī)范）。PCIExpress 總線技術(shù)的演進(jìn)過(guò)程，實(shí)際上是計(jì)算系統(tǒng) I/O 接口速率演進(jìn)的過(guò)程。PCI 總線是一種 33MHz32bi 或者66MHz64bit 的并行總線， 總線帶寬為 133MB/s 至 U 最大 533MB/s,連接在 PCI 總線上的所有設(shè)備共享 133MB/s533MB/s 帶寬。這種總線用來(lái)應(yīng)付聲卡、10/100M 網(wǎng)卡以及 USB1.1 等接口基本不成問(wèn)題。隨著計(jì)算機(jī)和通信技術(shù)的進(jìn)一步發(fā)展，新一代的I/O 接口大量涌現(xiàn)，比如千兆（GE、萬(wàn)兆（1

6、0GE 的以太網(wǎng)技術(shù)、4G/8G 的 FC 技術(shù)，使得 PCI 總線的帶寬已經(jīng)無(wú)力應(yīng)付計(jì)算系統(tǒng)內(nèi)部大量高帶寬并行讀寫(xiě)的要求，PCI 總線也成為系統(tǒng)性能提升的瓶頸，于是就出現(xiàn)了 PCIExpress總線。PCIExpress 總線技術(shù)在當(dāng)今新一代的存儲(chǔ)系統(tǒng)已經(jīng)普遍的應(yīng)用。PCIExpress 總線能夠提供極高的帶寬，來(lái)滿足系統(tǒng)的需求。PCI 所不能提供的高帶每一個(gè) PCIExpress 插槽擁有專用的連至 PC 內(nèi)存的帶寬，而不同于 PCI 的共享帶寬們之間的差異跟半雙工和全雙工類似。目前，PCI-E3.0 規(guī)范也已經(jīng)確定，其編碼數(shù)據(jù)速率，比同等情況下的 PCI-E2.0 規(guī)范提高了一倍，X32

7、 端口的雙向速率高達(dá) 320Gbp4PCI-E-接口PCI-E 的接口根據(jù)總線位寬不同而有所差異，包括 XI、X4X8 以及 X16,而 X2 模式將用于內(nèi)部接口而非插槽模式。PCI-E 規(guī)格從 1條通道連接到 32 條通道連接，有非常強(qiáng)的伸縮性，以滿足不同系統(tǒng)設(shè)備對(duì)數(shù)據(jù)傳輸帶寬不同的需求。止匕外，較短的 PCI-E 卡可以插入較長(zhǎng)的 PCI-E 插槽中使用，PCI-E 接口還能夠支持熱拔插，這也是個(gè)不小的飛躍。PCI-EX1 的 250MB他 H 專輸速度已經(jīng)可以滿足主流聲效芯片、網(wǎng)卡芯片和存儲(chǔ)設(shè)備對(duì)數(shù)據(jù)傳輸帶寬的需求，但是遠(yuǎn)遠(yuǎn)無(wú)法滿足圖形芯片對(duì)數(shù)據(jù)傳輸帶寬的需求。因此，用于取代 AG 腺口

8、的 PCI-E 接口位寬為 X16,能夠提供 5GB/s 的帶寬，即便有編碼上的損耗但仍能夠提供約為 4GB/s 左右的實(shí)際帶寬，遠(yuǎn)遠(yuǎn)超過(guò) AGP8X 勺 2.1GB/s 的帶寬。PCI-E-技術(shù)規(guī)格盡管 PCI-E 技術(shù)規(guī)格允許實(shí)現(xiàn) X1（250MB 秒），X2,X4,X8,X12,X16 和 X32 通道規(guī)格，但是依目前形式來(lái)看，PCI-EX1 和 PCI-EX16 已成為 PCI-E 主流規(guī)格，同時(shí)很多芯片組廠商在南橋芯片當(dāng)中添加對(duì) PCI-EX1 的支持，在北橋芯片當(dāng)中添加對(duì) PCI-EX16 的支持。除去提供極高數(shù)據(jù)傳輸帶寬之外，PCI-E 因?yàn)椴捎么袛?shù)據(jù)包方式傳遞數(shù)據(jù)，所以 PC

9、I-E 接口每個(gè)針腳可以獲得比傳統(tǒng) I/O 標(biāo)準(zhǔn)更多的帶寬，這樣就可以降低 PCI-E 設(shè)備生產(chǎn)成本和體積。另外，PCI-E 也支持高階電源管理，支持熱插拔，支持?jǐn)?shù)據(jù)同步傳輸，為優(yōu)先傳輸數(shù)據(jù)進(jìn)行帶寬優(yōu)化。PCIExpress 的引入是用來(lái)克服以前 PCI 總線的限制。PCI 總線是 Intel 十年前開(kāi)發(fā)和發(fā)布的，工作在 33MH 濟(jì)口 32 位環(huán)境下，理論帶寬峰值是每秒 132MB 它使用共享總線拓?fù)浣Y(jié)構(gòu)一一總線帶寬在多個(gè)設(shè)備間共享一一從而實(shí)現(xiàn)總線上不同設(shè)備間的通信。 隨著設(shè)備的發(fā)展， 新的占用大量帶寬的設(shè)備開(kāi)始吞噬同一共享總線上的其他設(shè)備的帶寬。 例如,可獨(dú)占 95%勺 PCI 總線帶寬。

10、為了提供這些新型設(shè)備所要求的帶寬，PC 亍業(yè)協(xié)會(huì)和外設(shè)廠商一起開(kāi)發(fā)了 PCIExpress 并且于 2004 年開(kāi)始在標(biāo)準(zhǔn)的臺(tái)式計(jì)算機(jī)上提供。大部分來(lái)自頂級(jí)供應(yīng)商的臺(tái)式機(jī)器已經(jīng)至少包含了一個(gè) PCIExpress 插槽。相對(duì)于 PCI,PCIExpress最引人注目的進(jìn)步是它點(diǎn)到點(diǎn)的拓?fù)浣Y(jié)構(gòu)。用于 PCI 的共享總線被一個(gè)共享開(kāi)關(guān)所代替，這個(gè)開(kāi)關(guān)使得每一個(gè)設(shè)備擁有對(duì)總線的直接訪問(wèn)權(quán)。并且不同于 PCI 將帶寬分給總線上的所有設(shè)備的是，PCIExpress 提供給每一個(gè)設(shè)備它自己專用1G 網(wǎng)卡PCIExpress 提供專用的、可擴(kuò)展白帶寬（高達(dá)傳統(tǒng) PCI 帶寬的 30 倍）的數(shù)據(jù)流水線。數(shù)據(jù)通

11、過(guò)被稱為信道的發(fā)送和接受信號(hào)對(duì)來(lái)以包的形式串行傳輸，每個(gè)信道具有單方向速度。多個(gè)信道可以組合在一起形成 x1（“單一的”）、x2、x4、x8、x12、x16、和 x32 的信道帶寬從而提高插槽的帶寬。諸如數(shù)據(jù)采集和波形發(fā)生器之類的應(yīng)用需要足夠的帶寬來(lái)保證數(shù)據(jù)能以足夠快的速度傳輸至內(nèi)存而不丟失或重寫(xiě)。相對(duì)于傳統(tǒng)的總線，PCIExpress 極大地提高了數(shù)據(jù)帶寬，減少了對(duì)板載內(nèi)存的需求并且實(shí)現(xiàn)了更快的數(shù)據(jù)流傳輸。初始的信號(hào)頻率，即技術(shù)標(biāo)準(zhǔn)規(guī)定的 2.5G 位/秒，是 32 位、33MHz 的 PCI 可用帶寬的 30 倍（一個(gè) x16 的插槽），并且這一信號(hào)頻率預(yù)期將隨著芯片技術(shù)的進(jìn)步增加至 10

12、G 位/秒一一這是銅線信號(hào)的極限。并且由于 PCIExpress 的可擴(kuò)展信道拓?fù)浣Y(jié)構(gòu)，數(shù)據(jù)采集廠商可以實(shí)現(xiàn)具有符合設(shè)備所需要信道數(shù)的 PCIExpress 插槽。PCI-E-系統(tǒng)構(gòu)架大部分主板包含了 PCI 插槽和 PCIExpress 插槽PCI-E 是一種雙向串行連接。其總線本身又分成數(shù)個(gè)通道，每個(gè)通道支持 2.5Gbit/S 的雙向數(shù)據(jù)傳輸速度。通過(guò)編碼和誤差校驗(yàn)處理后，數(shù)據(jù)被轉(zhuǎn)換成適用于 NIC、HCADHBA 傳輸?shù)?250MB 秒的有效帶寬，這足以滿足 2GbFiberChannel 的 HBA 卡。這里需要著重介紹的一個(gè)概念就是通道。舉個(gè)例子，如果你要使用 4Gb 的 Fibe

13、rChannel,并在一個(gè)端口的 HBA 上全雙工運(yùn)行的話，你就需要 400MB/S 的雙向帶寬。如果使用 PCI-E 技術(shù)，只需要兩個(gè)全速開(kāi)放的子通道就能夠滿足需求。你也能使用單通道，不過(guò)你會(huì)被限制在 250MB/S 的速度上。這對(duì)于像數(shù)據(jù)索引搜索這類應(yīng)用的 IOPS 是足夠的了。如果使用 400MB/S 的無(wú)其他開(kāi)銷的傳輸速度來(lái)應(yīng)付 16KB 請(qǐng)求的話， 每秒可完成 25000 個(gè)（400MB/S16000KB 請(qǐng)求， 而 250MB/S的一個(gè)單通道每秒則能夠處理 16000 個(gè)請(qǐng)求。但因?yàn)橛懈郊拥念^文件，所以實(shí)際應(yīng)用中永遠(yuǎn)達(dá)不到這個(gè)速度。不過(guò)從另一方面說(shuō)，一個(gè)或兩個(gè)通道已能夠滿足大部分的

14、服務(wù)器、HBA?和 RAID 系統(tǒng)的傳輸需求了。如果只以 IOPS 的角度來(lái)看，一個(gè)單通道就能夠和一塊 4GBHB 的同工作了。如果使用雙端口的話，一個(gè)或兩個(gè)通道就滿足大多數(shù)RAID 架構(gòu)的需求。如果假設(shè)一塊硬盤(pán)每秒的隨機(jī) I/O 讀取次數(shù)最多在 150 次左右的話，那么非常多數(shù)量的磁盤(pán)驅(qū)動(dòng)器和緩存才能使其達(dá)到全速。由于大多數(shù)的 RAID 控制器沒(méi)有 8K 的命令序列，因此你也將大大超越 RAID 控制器的命令序列。我記不得有哪個(gè)時(shí)期 I/O 總線的性能超過(guò)了最快的主機(jī)接口速度，因此我認(rèn)為我們到達(dá)了一個(gè)科技史上非常重要的時(shí)刻，總線已足以滿足各種外接卡的速度需求。而這就意味著有了一些新?tīng)顩r已產(chǎn)生

15、：要有足夠的內(nèi)存帶寬才能使總線全速運(yùn)行：使用新的 16 通道 PCI-E,全速雙向運(yùn)行總線可達(dá) 10GB/S（2.5Gb/S*2*16/8）的帶寬。對(duì)于如今大部分 x86 和 AMD（統(tǒng)的內(nèi)存帶寬來(lái)說(shuō)的這都是個(gè)不小的值。系統(tǒng)中的瓶頸：許多來(lái)自各類廠商的 PCI 和 PCI-X 總線接口和內(nèi)存系統(tǒng)之間總是存在性能瓶頸。在大多數(shù)情況下，這些性能設(shè)計(jì)缺陷限制了總線性能，即限制了總線從內(nèi)存中讀取和寫(xiě)入性能。偶爾總線本身也存在設(shè)計(jì)缺陷，但這種情況比總線和內(nèi)存間出現(xiàn)問(wèn)題的幾率要小。能明顯地看出，我們需要這個(gè)接口的性能達(dá)到 PCI-X 的 1GB 夥或更高。這就需要廠商檢查接口的設(shè)計(jì)、進(jìn)行早期的測(cè)試。新 I

16、/O卡： 隨著新一代總線的推出， 相對(duì)應(yīng)的 I/O卡也必須得到發(fā)展。 這其中包括 FibreChnanel、 InfiniBand和新一代以太網(wǎng) （1Gffl10G卡。測(cè)試這些卡的流量性能是非常困難的。雖然找到測(cè)試設(shè)備并非難事，不過(guò)找到了解硬件知識(shí)的人才和確定卡所部屬的軟件堆棧是比較困難的。如果這些卡有良好的速度和 IOPS 性能，那會(huì)非常最佳。但如果存在瓶頸，就非常難更正。其中的問(wèn)題可能存在于非常多方面：應(yīng)用程式、操作系統(tǒng)、I/O 驅(qū)動(dòng)、卡驅(qū)動(dòng)、PCI-E 總線、內(nèi)250M 字節(jié)/秒的存帶寬或其他數(shù)據(jù)通道的問(wèn)題。在 1990 年，我參和了早期 FiberChannel 的測(cè)試，當(dāng)時(shí)就有廠商表

17、示我們能通過(guò)解決數(shù)據(jù)通路上的一些問(wèn)題來(lái)提高其接口速率。2PCI-E-兼容性PCIExpress 保持與傳統(tǒng) PCI 的軟件兼容性，但是將物理總線代替成為一個(gè)高速（2.5Gb/s）的串行總線。因?yàn)檫@種體系結(jié)構(gòu)發(fā)生了改變，所以插槽本身并不兼容。但是，在 PCI 向 PCIExpress 的過(guò)渡過(guò)程中，大部分計(jì)算機(jī)主板將既提供 PCI 插槽又提供 PCIExpress插槽。具有較少信道插槽的設(shè)備可以“向上插入”至主板上具有較多信道的插槽，從而提高硬件的兼容性和靈活性。但是，“向下插入”至較少信道的插槽是不支持的。大部分來(lái)自頂級(jí)廠商的 PC在已經(jīng)至少包含一個(gè) PCIExpress 插槽了。最常見(jiàn)的插槽

18、大小是 x1 和 x16。x1 插槽是一個(gè)通用的插槽用來(lái)作為 NIPCIeM 系列數(shù)據(jù)采集和 NIPCIeGPIB 設(shè)備的主機(jī)設(shè)備。 現(xiàn)在， 服務(wù)器級(jí)的機(jī)器需要 x4 和 x8 的插槽， 以用于那些包含 NIPCIe攝像機(jī) 4I 路（CameraLink）圖像采集設(shè)備的裝置。然而“服務(wù)器”并不簡(jiǎn)單地意味著高價(jià)格，因?yàn)閮?yōu)良的服務(wù)器也具有與臺(tái)式機(jī)箱可比的價(jià)格。例如，2005 年 5 月，DellSC240 服務(wù)器除了 3 個(gè) PCI 插槽之外，還有一個(gè) x1 和一個(gè) x8 的 PCIExpress 插槽。在選擇一個(gè)計(jì)算機(jī)時(shí)最重要的是確保 PCIExpress 插槽被連接到的物理連接的大小。仞 0

19、口，一些廠商使用的主板具有 x8的插槽，卻是 x4 的連接大小。這些插槽上的設(shè)備將只會(huì)運(yùn)行在 x4 的數(shù)據(jù)速率上。在您向上插入一個(gè) PCIExpress 設(shè)備的情況下，請(qǐng)保證您使用的計(jì)算機(jī)運(yùn)行在您設(shè)備所支持的最大數(shù)據(jù)速率時(shí)支持向上插入。PCIExpress 技術(shù)標(biāo)準(zhǔn)僅僅要求“向上插入”來(lái)工作在 x1 數(shù)據(jù)速率下。這就會(huì)導(dǎo)致一個(gè)插入 x8 插槽的 x4 的設(shè)備工作在 x1 的數(shù)據(jù)速率下（250MB/s）。PCI-E-技術(shù)優(yōu)勢(shì)PCI 總線的最大優(yōu)點(diǎn)是總線結(jié)構(gòu)簡(jiǎn)單、成本低、設(shè)計(jì)簡(jiǎn)單，但是缺點(diǎn)也比較明顯：1）并行總線無(wú)法連接太多設(shè)備，總線擴(kuò)展性比較差，線間干擾將導(dǎo)致系統(tǒng)無(wú)法正常工作；2）當(dāng)連接多個(gè)設(shè)備

20、時(shí)，總線有效帶寬將大幅降低，傳輸速率變慢；3）為了降低成本和盡可能減少相互間的干擾，需要減少總線帶寬，或者地址總線和數(shù)據(jù)總線采用復(fù)用方式設(shè)計(jì)，這樣降低了帶寬利用率。PCIExpress 總線是為將來(lái)的計(jì)算機(jī)和通訊平臺(tái)定義的一種高性能，通用 I/O 互連總線。與 PCI 總線相比，PCIExpress 總線主要有下面的技術(shù)優(yōu)勢(shì)：1）是串行總線，進(jìn)行點(diǎn)對(duì)點(diǎn)傳輸，每個(gè)傳輸通道獨(dú)享帶寬。2）PCIExpress 總線支持雙向傳輸模式和數(shù)據(jù)分通道傳輸模式。其中數(shù)據(jù)分通道傳輸模式即 PCIExpress 總線的 x1、x2、x4、x8、x12、x16 和 x32 多通道連接，x1 單向傳輸帶寬即可達(dá)到 2

21、50MB/s,雙向傳輸帶寬更能夠達(dá)到 500MB/s,這個(gè)已經(jīng)不是普通 PCI 總線所能夠相比的了。3）PCIExpress 總線充分利用先進(jìn)的點(diǎn)到點(diǎn)互連、基于交換的技術(shù)、基于包的協(xié)議來(lái)實(shí)現(xiàn)新的總線性能和特征。電源管理、服務(wù)質(zhì)量（QoS、熱插拔支持、數(shù)據(jù)完整 T 錯(cuò)誤處理機(jī)制等也是 PCIExpress 總線所支持的高級(jí)特征。4）與 PCI 總線良好的繼承性，可以保持軟件的繼承和可靠性。PCIExpress 總線關(guān)鍵的 PCI 特征，比如應(yīng)用模型、存儲(chǔ)結(jié)構(gòu)、軟件接口等與傳統(tǒng) PCI 總線保持一致，但是并行的 PCI 總線被一種具有高度擴(kuò)展性的、完全串行的總線所替代。5）PCIExpress 總

22、線充分利用先進(jìn)的點(diǎn)到點(diǎn)互連，降低了系統(tǒng)硬件平臺(tái)設(shè)計(jì)的復(fù)雜性和難度，從而大大降低了系統(tǒng)的開(kāi)發(fā)制造設(shè)計(jì)成本，極大地提高系統(tǒng)的性價(jià)比和健壯性。從下面表格可以看出，系統(tǒng)總線帶寬提高同時(shí)，減少了硬件 PIN 的數(shù)量，硬件的成本直接下降。1PCI-E-硬件協(xié)議PCIe 的連接是建立在一個(gè)雙向的序列的（1-bit）點(diǎn)對(duì)點(diǎn)連接基礎(chǔ)之上，這稱之為“傳輸通道”。與 PCI 連接形成鮮明對(duì)比的是 PCI是基于總線控制，所有設(shè)備共同分享的單向 32 位并行總線。PCIe 是一個(gè)多層協(xié)議，由一個(gè)對(duì)話層，一個(gè)數(shù)據(jù)交換層和一個(gè)物理層構(gòu)成。物理層又可進(jìn)一步分為邏輯子層和電氣子層。邏輯子層又可分為物理代碼子層（PCS 和介質(zhì)訪

23、問(wèn)才 S制子層（MAC）。PCIExpressLVDS 合計(jì)達(dá)到 2.5 兆波特。傳送及接收不同數(shù)據(jù)會(huì)使用不同的傳輸通道， 每一通道可運(yùn)作四項(xiàng)資料。 兩個(gè) PCIe 設(shè)備之間的連接成為“鏈接”， 這形成了 1 組或更多的傳輸通道。 各個(gè)設(shè)備最少支持 1 傳輸通道 （x1） 的鏈接。 也可以有 2,4,8,16,32 個(gè)通道的鏈接。 這可以更好的提供雙向兼容性。 （x2 模式將用于內(nèi)部接口而非插槽模式）PCIe 卡能使用在至少與之傳輸通道相當(dāng)?shù)牟宀凵希ɡ?x1 接口的卡也能工作在 x4或 x16 的插槽上）。一個(gè)支持較多傳輸通道的插槽可以建立較少的傳輸通道（例如 8 個(gè)通道的插槽能支持 1 個(gè)

24、通道）。PCIe 設(shè)備之間的鏈接將使用兩設(shè)備中較少通道數(shù)的作為標(biāo)準(zhǔn)。一個(gè)支持較多通道的 設(shè)備不能在支持較少通道的插槽上正常工作，例如 x4 接口的卡不能在 x1 的插槽上正常工作，但它能在 x4 的插槽上只建立 1 個(gè)傳輸通道（x1） 。 PCI-Express卡能在同一數(shù)據(jù)傳輸通道內(nèi)傳輸包括中斷在內(nèi)的全部控制信息。這也方便了與 PCI 的兼容。多傳輸通道上的數(shù)據(jù)傳輸采取交叉存取，這意味著連續(xù)字節(jié)交叉存取在不同的通道上。這一特性被稱之為“數(shù)據(jù)條紋”，需要非常復(fù)雜的硬件支持連續(xù)數(shù)據(jù)的同步存取，也對(duì)鏈接的數(shù)據(jù)吞吐量要求極高。由于數(shù)據(jù)填充的需求，數(shù)據(jù)交叉存取不需要縮小數(shù)據(jù)包。與其它高速數(shù)傳輸協(xié)議一樣

25、，時(shí)鐘信息必須嵌入信號(hào)中。在物理層上，PCIe 采用常見(jiàn)的 8B/10B 代碼方式來(lái)確保連續(xù)的 1 和 0 字符串長(zhǎng)度符合標(biāo)準(zhǔn)，這樣保證接收端不會(huì)誤讀。編碼方案用 10 位編碼比特代替 8 個(gè)未編碼比特來(lái)傳輸數(shù)據(jù)，占用 20%勺總帶寬。有些協(xié)議（如 SONET 使用另外的編碼結(jié)構(gòu)如“不規(guī)則”在數(shù)據(jù)流中嵌入時(shí)鐘信息。PCIe的特性也定義了一種“不規(guī)則化”的運(yùn)算方法，但這種方法與 SONE 亡全不同，它的方法主要用來(lái)避免數(shù)據(jù)傳輸過(guò)程中的數(shù)據(jù)重復(fù)而出現(xiàn)數(shù)據(jù)散射。第一代 PCIe 采用 2.5 兆位單信號(hào)傳輸率，PCI-SIG 計(jì)劃在未來(lái)版本中增強(qiáng)到 510 兆位。PCI-E-數(shù)據(jù)鏈接層數(shù)據(jù)鏈接層采用

26、按序的交換層信息包（TransactionLayerPackets,TLPs）,是由交換層生成，按 32 位循環(huán)冗余校驗(yàn)碼（CRC 本文中用 LCRC 進(jìn)行數(shù)據(jù)保護(hù)，采用著名的協(xié)議（AckandNaksignaling）的信息包。TLPs 能通過(guò) LCR 飯驗(yàn)和連續(xù)性校 9 的稱為 Ack（命令正確應(yīng)答）；沒(méi)有通過(guò)校驗(yàn)的稱為 Nak（沒(méi)有應(yīng)答）。沒(méi)有應(yīng)答的 TLPs 或者等待超時(shí)的 TLPs 會(huì)被重新傳輸。這些內(nèi)容存儲(chǔ)在數(shù)據(jù)鏈接層的緩存內(nèi)。這樣可以確保 TLPs 的傳輸不受電子噪音干擾。Ack 和 Nak 信號(hào)由低層的信息包傳送，這些包被稱為數(shù)據(jù)鏈接層信息包（DataLinkLayerPack

27、et,DLLP）。DLLP 也用來(lái)傳送兩個(gè)互連設(shè)備的交換層之間的流控制信息和實(shí)現(xiàn)電源管理功能。PCI-E-交換層PCIExpress 采用分離交換（數(shù)據(jù)提交和應(yīng)答在時(shí)間上分離），可保證傳輸通道在目標(biāo)端設(shè)備等待發(fā)送回應(yīng)信息傳送其它數(shù)據(jù)信息。它采用了可信性流控制。這一模式下，一個(gè)設(shè)備廣播它可接收緩存的初始可信信號(hào)量。鏈接另一方的設(shè)備會(huì)在發(fā)送數(shù)據(jù)時(shí)統(tǒng)計(jì)每一發(fā)送的 TLP 所占用的可信信號(hào)量，直至達(dá)到接收端初始可信信號(hào)最高值。接收端在處理完畢緩存中的 TLP 后，它會(huì)回送發(fā)送端一個(gè)比初始值更大的可信信號(hào)量?？尚判盘?hào)統(tǒng)計(jì)是定制的標(biāo)準(zhǔn)計(jì)數(shù)器，這一算法的優(yōu)勢(shì)，相對(duì)于其他算法，如握手傳輸協(xié)議等，在于可信信號(hào)的

28、回傳反應(yīng)時(shí)間不會(huì)影響系統(tǒng)性能，因?yàn)槿绻p方設(shè)備的緩存足夠大的話，是不會(huì)出現(xiàn)達(dá)到可信信號(hào)最高值的情況，這樣發(fā)送數(shù)據(jù)不會(huì)停頓。第一代 PCIe 標(biāo)稱可支持每傳輸通道單向每秒 250 兆字節(jié)的數(shù)據(jù)傳輸率。這一數(shù)字是根據(jù)物理信號(hào)率 2500 兆波特除以編碼率（10 位/每字節(jié)）計(jì)算而得。這意味著一個(gè) 16 通道（x16）的 PCIe 卡理論上可以達(dá)到單向 250*16=4000 兆字節(jié)/秒（3.7G 兆字節(jié)/每秒）。實(shí)際的傳輸率要根據(jù)數(shù)據(jù)有效載荷率，即依賴于數(shù)據(jù)的本身特性，這是由更高層（軟件）應(yīng)用程序和中間協(xié)議層決定。PCIExpress 與其它PCI-E-物理傳輸層于使用電力方面，每組流水線使用兩個(gè)單向的低電壓微分信號(hào)（高速序列連接系統(tǒng)相似，它依賴于傳輸?shù)聂敯粜裕–RCK 驗(yàn)和 Ack 算法）。長(zhǎng)時(shí)間連續(xù)的單向數(shù)據(jù)傳輸（如高速存儲(chǔ)設(shè)備）會(huì)造成95%勺 PCIe 通道數(shù)據(jù)占用率。這樣的傳輸受益于增加的傳輸通道，但大多數(shù)應(yīng)用程序如 US 瞰以太網(wǎng)絡(luò)控制器會(huì)把傳輸內(nèi)容拆成小的數(shù)據(jù)包，同時(shí)還會(huì)強(qiáng)制加上確認(rèn)信號(hào)。這類數(shù)據(jù)傳輸由于增加了數(shù)據(jù)包的解析和強(qiáng)制中斷，降低了傳輸通道的效率。這種效率的降低并非只出現(xiàn)在 PCIe 上。PCI-E-制式標(biāo)準(zhǔn)半高卡微型卡：代替 M