第3章-集成電路制造工藝講解課件

1、集成電路設(shè)計(jì)技術(shù)與工具集成電路設(shè)計(jì)技術(shù)與工具 第三章 集成電路制造工藝 本章基本要求：本章基本要求： ?了解集成電路基本加工工藝 ?了解CMOS工藝流程的主要步驟 ?掌握MOS工藝的自對(duì)準(zhǔn)原理 ?了解器件模擬及工藝模擬的意義及原理 內(nèi)容提要內(nèi)容提要 ?3.1 引言 ?3.2 集成電路基本加工工藝 ?3.3 CMOS集成電路的基本制造工藝 ?3.4 集成電路工藝及器件CAD ?3.5 本章小結(jié) 3.1 引言引言 ?集成電路基本加工工藝包括襯底外延生長(zhǎng)、掩膜制版、光刻、摻雜、絕緣層和金屬層形成等。而集成電路的特定工藝包括硅基的雙極型工藝、CMOS、BiCMOS，鍺硅HBT工藝和BiCMOS工藝，S

2、OI材料的CMOS工藝，GaAs基/InP基的MESFET工藝、HEMT工藝和HBT工藝等。 ?盡管特定工藝種類繁多，若以晶體管類型來(lái)區(qū)分，目前常用的大體上可分為雙極型/HBT、MESFET/HEMT、CMOS、BiCMOS四大類型。 ?目前應(yīng)用最廣泛的特定工藝是CMOS工藝。 ?在CMOS工藝中，又可細(xì)分為DRAM工藝、邏輯工藝、模擬數(shù)字混合集成工藝，RFIC工藝等。 ?本章將介紹主流的CMOS工藝的基本加工過(guò)程。 3.2 集成電路基本加工工藝集成電路基本加工工藝 ?制造一個(gè)集成電路需要經(jīng)過(guò)幾十甚至幾百道工藝過(guò)程。這樣復(fù)雜的工藝過(guò)程其實(shí)是由數(shù)種基本的集成電路加工工藝組成的。集成電路的基本加工

3、工藝包括 外延生長(zhǎng)、掩膜制版、光刻、摻雜、金屬層的形成、絕緣層的形成 等。任何復(fù)雜的集成電路制造都可以分解為這些基本加工工藝。下面分別介紹幾種主要的集成電路基本加工工藝。 3.2.1 外延生長(zhǎng)外延生長(zhǎng) ?“ 外延”是指在單晶硅襯底上生長(zhǎng)一層新單晶的技術(shù)。同質(zhì)外延 vs. 異質(zhì)外延 ?外延層具有很多優(yōu)良性能。 ?不同的外延工藝可制備不同的材料系統(tǒng)。目前常見的外延技術(shù)為化學(xué)汽相沉積 （CVD：Chemical Vapor Deposition）、金屬有機(jī)物汽相沉積（ MOCVD：Metal Organic CVD ）和分子束外延生長(zhǎng)（MBE：Molecular Beam Epitaxy）。 3.2

4、.2 掩膜的制版工藝掩膜的制版工藝 ?在集成電路開始制造之前，需要預(yù)先設(shè)定好每個(gè)工藝的制造過(guò)程和先后順序。 ?每個(gè)工藝中都需要掩膜來(lái)覆蓋暫時(shí)不需要加工的位置，需要加工的位置則需要按照一定的圖形來(lái)加工。 ?版圖設(shè)計(jì)就是將集成電路的布局按照集成電路工藝過(guò)程分為多層掩膜版的過(guò)程。 ?將這些過(guò)程制作成掩膜版的過(guò)程就是 制版。 ?制版就是要產(chǎn)生一套分層的版圖掩膜，為將來(lái)將設(shè)計(jì)的版圖轉(zhuǎn)移到晶圓上做準(zhǔn)備，掩膜版主要用在光刻工藝過(guò)程中。 ?掩膜制造掩膜制造 ?掩膜版可分成：整版及單片版掩膜版可分成：整版及單片版 ?整版是指晶圓上所有的集成電路芯片的版圖都是有該掩膜一次投影制作出來(lái)的。各個(gè)單元的集成電路可以不同

5、。 ?單片版 是指版圖只對(duì)應(yīng)晶圓上的一個(gè)單元。其他單元是該單元的重復(fù)投影。晶圓上各個(gè)芯片是相同的。 ?早期掩膜制造是通過(guò)畫圖照相微縮形成的。 ?光學(xué)掩膜版是用石英玻璃做成的均勻平坦的薄片，表面上涂一層6080nm 厚的鉻，使其表面光潔度更高，這稱之為 鉻版（Cr mask ），通常也稱為光學(xué)（掩膜）版。 ?新的光刻技術(shù)的掩膜版與光刻技術(shù)有關(guān)。 3.2.3 光刻光刻 ?光刻是把掩模版上的圖形映射到晶圓上，并在晶圓上形成器件結(jié)構(gòu)。光刻的靈敏度和分辨率等對(duì)IC圖形結(jié)構(gòu)的形成，起著決定性的作用。 ?光刻線條所能達(dá)到的最小尺寸通常被稱為特征尺寸，用來(lái)評(píng)價(jià)一條 IC生產(chǎn)線的技術(shù)水平。 ?曝光是在光刻膠上形

6、成預(yù)定圖案。有光學(xué)光刻 和 非光學(xué)光刻 ?刻蝕是將圖形轉(zhuǎn)移到晶圓上。有濕法刻蝕、等離子體刻蝕、反應(yīng)離子刻蝕等 ?光刻基本步驟： ?涂光刻膠 ?曝光?顯影與后烘?刻蝕?去除光刻膠 脫水、增黏、涂膠、軟烘 顯影、堅(jiān)膜、固膠等 刻蝕過(guò)程 3.2.4 摻雜摻雜 ?熱擴(kuò)散法摻雜 ?利用原子在高溫下的擴(kuò)散運(yùn)動(dòng)，使雜質(zhì)原子從濃度很高的雜質(zhì)源向硅中擴(kuò)散并形成一定的分布。 ?熱擴(kuò)散通常分兩個(gè)步驟進(jìn)行： ?預(yù)淀積（predeposition ，也稱預(yù)擴(kuò)散） ?推進(jìn)（drive in ，也稱主擴(kuò)散）。 一種熱擴(kuò)散法摻雜的系統(tǒng)示意圖 ?離子注入法摻雜 ?離子注入摻雜也分為兩個(gè)步驟：離子注入和退火再分布。 中等電流離子

7、注入系統(tǒng)示意圖中等電流離子注入系統(tǒng)示意圖 3.2.5 絕緣層形成絕緣層形成 ?在集成電路工藝中，導(dǎo)體和絕緣體是互補(bǔ)而又相對(duì)的。 ?絕緣層的作用 ?電隔離 ?防止?jié)駳馇謹(jǐn)_、化學(xué)玷污和機(jī)械劃傷的保護(hù)作用 ?制作如MOS晶體管等器件 ?兩種常見的隔離手段 ?局部氧化隔離法隔離（LOCOS） ?淺溝槽隔離（STI） 氧化隔離示意圖 淺溝道隔離示意圖 3.2.6 金屬層形成金屬層形成 ?集成電路工藝中的金屬層有三個(gè)主要功能 ?1）形成器件本身的接觸線； ?2）形成器件間的互連線； ?3）形成焊盤。 ?金屬層的形成主要采用 ?物理汽相沉積（ PVD：Pysical Vapor Deposition）技術(shù)。

8、PVD技術(shù)有蒸鍍和濺鍍兩種。 ?金屬CVD技術(shù)，正在逐漸發(fā)展過(guò)程中 3.4 CMOS集成電路的基本制造工藝集成電路的基本制造工藝 ?CMOS工藝技術(shù)是當(dāng)代VLSI工藝的主流工藝技術(shù)，該工藝是在PMOS與NMOS工藝基礎(chǔ)上發(fā)展起來(lái)的，特點(diǎn)是將NMOS器件和PMOS器件同時(shí)制作在同一襯底上。COMOS工藝一般可分為三類：P阱CMOS工藝、N阱CMOS工藝和雙阱CMOS工藝。 3.4.1 P阱CMOS工藝 ?P阱CMOS工藝以N型單晶硅為襯底。首先在N型硅襯底上制作P阱，然后將NMOS晶體管制作在該P(yáng)阱中，而PMOS管則直接做在N型硅襯底上。 3.4.2 N阱CMOS工藝 ?N阱CMOS工藝正好與P

9、阱CMOS工藝相反，它是在P型襯底上形成N阱。因?yàn)镹溝道器件是在P型襯底上制成的，這種方法與標(biāo)準(zhǔn)的N溝道MOS晶體管的工藝是兼容的。在這種情況下，N阱中和了P型襯底，N阱中的P溝道MOS晶體管會(huì)受到過(guò)渡摻雜的影響。 3.4.3 雙阱CMOS工藝 ?雙阱CMOS工藝采用的原始材料是在N+或P+襯底上外延一層輕摻雜的外延層，然后用離子注入的方法同時(shí)制作N阱和P阱。使用雙阱工藝不但可以提高器件密度，還可以有效的控制寄生晶體管的影響，抑制閂鎖現(xiàn)象。 ?1襯底準(zhǔn)備：襯底氧化后，在二氧化硅上生長(zhǎng)氮化硅 ?2光刻P阱，形成阱版，在 P阱區(qū)腐蝕氮化硅， P阱注入 ?3去光刻膠，P阱擴(kuò)散并生長(zhǎng)二氧化硅 ?4腐蝕

10、氮化硅， N阱注入并擴(kuò)散 ?5 有源區(qū)襯底氧化 ?6 NMOS管場(chǎng)注入光刻 ?7場(chǎng)區(qū)氧化，柵氧化，溝道摻雜（閾值電壓調(diào)節(jié)注入） ?8多晶硅淀積、摻雜、光刻和腐蝕，形成柵區(qū)的多晶硅版 ?9 P阱中的NMOS管光刻和注入硼并擴(kuò)散，形成 N+版 ?10 PMOS管光刻和注入磷并擴(kuò)散，形成P+版 ?11硅片表面沉積二氧化硅薄膜 ?12 接觸孔光刻，接觸孔腐蝕 ?13 淀積鋁，反刻鋁，形成鋁連線 ?最后做柵極金屬引線后得到雙阱 CMOS工藝的CMOS晶體管 3.4.4 MOS工藝的自對(duì)準(zhǔn)結(jié)構(gòu)工藝的自對(duì)準(zhǔn)結(jié)構(gòu) ?自對(duì)準(zhǔn)是一種在圓晶片上用單個(gè)掩膜形成不同區(qū)域的多層結(jié)構(gòu)的技術(shù)，它消除了用多片掩膜所引起的對(duì)準(zhǔn)誤

11、差。 ?利用已經(jīng)形成的結(jié)構(gòu)特征作為掩膜版，來(lái)進(jìn)行下一步工藝過(guò)程，這樣既省略了制作掩膜版，同時(shí)也形成了天然的工藝對(duì)準(zhǔn)，不存在對(duì)準(zhǔn)誤差。如CMOS工藝中的（9），（10）。 ?多晶硅柵制作中存在的“一箭三雕”。 3.7 集成電路工藝集成電路工藝CAD ?在沒(méi)有計(jì)算機(jī)的時(shí)代，人們是通過(guò)手工繪圖來(lái)設(shè)計(jì)器件和集成電路，然后制造出集成電路并通過(guò)測(cè)試分析該集成電路來(lái)改良前面的手工設(shè)計(jì)，然后再制造新的集成電路芯片。這樣的過(guò)程復(fù)雜，難度大并且設(shè)計(jì)周期長(zhǎng)?，F(xiàn)在人們可以通過(guò)計(jì)算機(jī)輔助設(shè)計(jì)，即CAD技術(shù)，來(lái)實(shí)現(xiàn)這一設(shè)計(jì)改良過(guò)程，只需要最后通過(guò)制造集成電路來(lái)驗(yàn)證其可靠性和正確性即可。集成電路的CAD技術(shù)大大提高了器件和

12、集成電路的設(shè)計(jì)的水平和頻率，使得集成電路設(shè)計(jì)水平迅速發(fā)展。 3.7.1器件模擬器件模擬 ?通過(guò)CAD技術(shù)對(duì)器件進(jìn)行模擬，就是 在已知器件結(jié)構(gòu)和摻雜分布的情況下，利用數(shù)值方法求解器件的基本方程，從而得到器件的直流、交流，瞬態(tài)、熱載流子等電學(xué)特性 。 ?器件的CAD模擬通常用來(lái)研究器件的結(jié)構(gòu)和工藝參數(shù)對(duì)器件性能的影響，從而進(jìn)行器件性能的預(yù)測(cè)。 ?同時(shí)，器件的 CAD模擬可以通過(guò)模擬無(wú)法測(cè)量或難以測(cè)量的器件性能參數(shù)，如載流子濃度分布、電流密度分布、電場(chǎng)分布等，來(lái)進(jìn)行器件的物理分析和結(jié)構(gòu)分析。 ?器件模擬的基本原理： ?器件模擬器件模擬實(shí)際上就是利用數(shù)值求解方法，根據(jù)給定的邊界條件來(lái)求解基本方程。器件

13、的基本方程包括： 泊松方程、電子和空穴連續(xù)性方程、熱擴(kuò)散方程、電子和空穴的漂移穴連續(xù)性方程、熱擴(kuò)散方程、電子和空穴的漂移 /擴(kuò)散方程擴(kuò)散方程（能量輸運(yùn)方程）（能量輸運(yùn)方程） 。通過(guò)對(duì)這些方程的數(shù)值求解，能夠得到器件性能的基本參數(shù)，包括： 靜電場(chǎng)、電子和空穴的濃度、電子和空穴溫度、器件的晶格溫度和空穴溫度、器件的晶格溫度 等。由于這些需要求解的方程大多數(shù)是微分方程和偏微分方程，在數(shù)值求解時(shí)必須將器件分成細(xì)小的方格，即網(wǎng)格化，利用連續(xù)性方程和邊界條件得到非線性方程組，通過(guò)數(shù)值方法 (Newton 方法、Gummel 方法)數(shù)值求解。 ?能夠模擬的結(jié)構(gòu)： ?器件模擬可以用來(lái)模擬我們能夠見到的絕大多數(shù)

14、器件，包括各種二極管、各種雙極型晶體管、各種場(chǎng)效應(yīng)器件、 MOS電容器、多層結(jié)構(gòu)器件、光電器件、可編程器件等。器件模擬還可以模擬一些新型器件。可以說(shuō)只要具有器件原型，就可以通過(guò)設(shè)計(jì)和優(yōu)化比較來(lái)對(duì)器件進(jìn)行合理的模擬分析。 ?能模擬的材料： ?由于形成不同器件所用的材料不同，器件模擬軟件可以處理構(gòu)成器件的幾乎全部的導(dǎo)體，半導(dǎo)體和絕緣體，包括 Si、-Si、多晶硅、SiO2、InP、GaAs、AlGaAs 、GaAsP 、InGaP、InAsP 、AlInAs 、Ge、SiC、金剛石、ZnSe、ZnTe 、Al、Au、Cu、Mu、W、合金等等。 ?器件模擬器件模擬能夠進(jìn)行的電學(xué)分析和能夠獲得的電學(xué)特

15、性能夠進(jìn)行的電學(xué)分析和能夠獲得的電學(xué)特性：器件模擬軟件可以進(jìn)行：器件模擬軟件可以進(jìn)行器件的穩(wěn)態(tài)和瞬態(tài)分析、直流和交流信號(hào)分析、熱載流子分析、可編程器件的器件的穩(wěn)態(tài)和瞬態(tài)分析、直流和交流信號(hào)分析、熱載流子分析、可編程器件的FN電流分析、光電分析、深能級(jí)態(tài)和壽命分析、光電特性分析、晶格溫度分析、電流分析、光電分析、深能級(jí)態(tài)和壽命分析、光電特性分析、晶格溫度分析、自加熱效應(yīng)等現(xiàn)象等等。自加熱效應(yīng)等現(xiàn)象等等。 ?器件模擬能夠得到的器件模擬能夠得到的電學(xué)參數(shù)電學(xué)參數(shù)有：端特性，如：端電流密度與偏壓的關(guān)系有：端特性，如：端電流密度與偏壓的關(guān)系; 帶回帶回掃的端電流與偏壓的關(guān)系掃的端電流與偏壓的關(guān)系;器件截

16、止頻率與偏壓的關(guān)系器件截止頻率與偏壓的關(guān)系; S參數(shù); 結(jié)電容與偏壓的結(jié)電容與偏壓的關(guān)系關(guān)系; MOS電容與偏壓的關(guān)系電容與偏壓的關(guān)系; 硅基MOS電容器Si/SiO2界面中及襯底中的各類界面中及襯底中的各類載流子（電子、空穴、凈電荷）與偏壓的關(guān)系; 器件柵電流與偏壓的關(guān)系；光照的直流響應(yīng)等等；器件內(nèi)部特性，如：摻雜濃度以及載流子的內(nèi)部分布、載流的直流響應(yīng)等等；器件內(nèi)部特性，如：摻雜濃度以及載流子的內(nèi)部分布、載流子密度和電流密度的內(nèi)部分布、電場(chǎng)電勢(shì)分布、載流子壽命在器件內(nèi)的分布、子密度和電流密度的內(nèi)部分布、電場(chǎng)電勢(shì)分布、載流子壽命在器件內(nèi)的分布、深能級(jí)在器件內(nèi)部的分布、遷移率和電導(dǎo)率在器件內(nèi)部

17、的分布、載流子溫度在深能級(jí)在器件內(nèi)部的分布、遷移率和電導(dǎo)率在器件內(nèi)部的分布、載流子溫度在器件內(nèi)的分布、能帶圖隨器件深度的變化、載流子注入在內(nèi)部的分布等等；電學(xué)參數(shù)，如：給定偏壓的薄層電阻、器件的特征參數(shù)（學(xué)參數(shù)，如：給定偏壓的薄層電阻、器件的特征參數(shù)（MOS的閾值電壓、亞閾斜率等）、截面電阻、電極上凈電荷、界面總電子或空穴密度、集總復(fù)合速率、斜率等）、截面電阻、電極上凈電荷、界面總電子或空穴密度、集總復(fù)合速率、集總載流子濃度等等。集總載流子濃度等等。 ?器件模擬使用的模型則是通過(guò)對(duì)器件進(jìn)行物理機(jī)制的分析提出的器件模擬使用的模型則是通過(guò)對(duì)器件進(jìn)行物理機(jī)制的分析提出的，例如復(fù)合機(jī)制、產(chǎn)生機(jī)制、碰撞

18、離化機(jī)制、帶 -帶隧穿、遷移率模型、重?fù)诫s引起的禁帶變窄、速度過(guò)沖、熱載流子注入機(jī)制、熱離化機(jī)制等等，其中，復(fù)合機(jī)制包括 SRH復(fù)合、Auger 復(fù)合、直接復(fù)合、表面復(fù)合等 ; 遷移率模型則需要考慮低場(chǎng)遷移率、高遷移率模型則需要考慮低場(chǎng)遷移率、高場(chǎng)遷移率以及表面散射、非局域電場(chǎng)等因素的影響。在部分器件還需考慮雜質(zhì)電離不完全、光電互連情況等。部分小尺寸器件使用Monto-Carlo 方法和量子力學(xué)修正求解，必要時(shí)需要考慮費(fèi)米統(tǒng)計(jì)、Dirac 統(tǒng)計(jì)以及Boltzman 統(tǒng)計(jì)等等。 ?器件模擬需要輸入 器件結(jié)構(gòu)、材料成分、摻雜分布、偏置條件器件結(jié)構(gòu)、材料成分、摻雜分布、偏置條件 等器件參數(shù)信息，選擇

19、必要的數(shù)值方法對(duì)需要獲得的特性進(jìn)行求解和分析，并選擇文本或圖像的方式輸出，以便查看和分析。 3.7.2 工藝模擬工藝模擬 ?所謂工藝模擬，就是在深入探討各工藝過(guò)程物理機(jī)制的基礎(chǔ)上，對(duì)各工藝過(guò)程建立數(shù)學(xué)模型，給出數(shù)學(xué)表達(dá)式，在某些已知工藝過(guò)程和參數(shù)的情況下，利用CAD技術(shù)對(duì)被設(shè)計(jì)的集成電路的每個(gè)工藝過(guò)程進(jìn)行數(shù)值求解，計(jì)算出設(shè)計(jì)的集成電路在該工序后的雜質(zhì)濃度分布、摻雜類型變化或者結(jié)構(gòu)特性變化等。其中結(jié)構(gòu)特性變化是指工藝過(guò)程引起的集成電路各層的厚度和寬度的變化等。 ?因此，通過(guò)工藝模擬，我們可以在不經(jīng)過(guò)實(shí)際流片的情況下，得到集成電路中的雜質(zhì)濃度分布、器件結(jié)構(gòu)變化以及氧化、薄膜淀積以及其他熱過(guò)程等引起的應(yīng)力變化，并可以得到與雜質(zhì)濃度分布有關(guān)的電學(xué)參數(shù)如結(jié)深度、薄層電阻、MOS夾斷電壓等，還可以預(yù)測(cè)工藝參數(shù)偏移對(duì)工藝結(jié)果和集成電路特性的影響。 ?如果通過(guò)工藝模擬與器件模擬相結(jié)合，可以獲得工藝參數(shù)和條件的變化對(duì)集成電路性能的影響。因此，工藝模擬可以用來(lái)優(yōu)化工藝流程和工藝過(guò)