可編程邏輯器件PLD

1、7 7.3.1 .3.1 PLDPLD概述概述 .2 PLD PLD電路表示法電路表示法7.3.3 7.3.3 可編程陣列邏輯可編程陣列邏輯( (PAL)PAL)7.3.4 7.3.4 通用陣列邏輯器件通用陣列邏輯器件( (GAL)GAL)7.3.5 CPLD/FPGA7.3.5 CPLD/FPGA中小規(guī)模標(biāo)準(zhǔn)中小規(guī)模標(biāo)準(zhǔn)ICIC 74/74HC/C400074/74HC/C4000 軟件配置大規(guī)模軟件配置大規(guī)模ICIC CPU/DSP/ARM/MCSCPU/DSP/ARM/MCS 專用集成電路專用集成電路ASICASIC 全定制全定制/ /半定制半定制 可編程邏輯器件可編程邏

2、輯器件PLDPLD一、一、數(shù)字集成電路分類數(shù)字集成電路分類: :二、二、PLD的特點的特點功能密度高功能密度高設(shè)計方法靈活（自頂向下、設(shè)計方法靈活（自頂向下、HDL、IP核）核）先期投資少、風(fēng)險小先期投資少、風(fēng)險小產(chǎn)品開發(fā)周期短產(chǎn)品開發(fā)周期短在系統(tǒng)可編程特性在系統(tǒng)可編程特性可靠性高、保密性強(qiáng)可靠性高、保密性強(qiáng)低密度低密度PLD可編程陣列邏輯可編程陣列邏輯PAL通用陣列邏輯通用陣列邏輯GAL高密度高密度PLD復(fù)雜可編程邏輯器件復(fù)雜可編程邏輯器件CPLD現(xiàn)場可編程門陣列現(xiàn)場可編程門陣列FPGAu設(shè)計準(zhǔn)備（系統(tǒng)規(guī)范，模塊設(shè)計）設(shè)計準(zhǔn)備（系統(tǒng)規(guī)范，模塊設(shè)計）u設(shè)計輸入設(shè)計輸入u原理圖輸入方式原理圖輸入

3、方式u文本輸入方式文本輸入方式(VHDL、Verilog HDL)u功能仿真（前仿真）功能仿真（前仿真）u綜合綜合u適配（布局布線）適配（布局布線）u時序仿真（后仿真）時序仿真（后仿真）u下載（編程）下載（編程）u硬件測試硬件測試五、五、世界主要世界主要PLD公司簡介公司簡介公司名稱公司名稱PLD開發(fā)系統(tǒng)開發(fā)系統(tǒng)主要產(chǎn)品主要產(chǎn)品Xilinx 公司公司Altera 公司公司Foundation ,ISEMax+plus ,QuartusFPGA/CPLDCPLD/FPGAPLD芯片芯片高、中、低檔產(chǎn)品齊全高、中、低檔產(chǎn)品齊全嵌入式系統(tǒng)（嵌入式系統(tǒng)（RAM/PLL/SOPC）完善的硬件測試技術(shù)完善

4、的硬件測試技術(shù)內(nèi)部邏輯測試（嵌入式邏輯分析儀）內(nèi)部邏輯測試（嵌入式邏輯分析儀）JTAG邊界掃描測試邊界掃描測試高性能的高性能的EDA開發(fā)工具開發(fā)工具IP核的廣泛應(yīng)用核的廣泛應(yīng)用系統(tǒng)級設(shè)計語言系統(tǒng)級設(shè)計語言System C, System Verilog高速數(shù)字信號處理高速數(shù)字信號處理無線通信領(lǐng)域無線通信領(lǐng)域, ,如軟件無線電如軟件無線電視頻圖像處理領(lǐng)域視頻圖像處理領(lǐng)域, ,如高清數(shù)字電視如高清數(shù)字電視(HDTV)(HDTV)軍事和航空航天領(lǐng)域軍事和航空航天領(lǐng)域, ,如雷達(dá)聲納如雷達(dá)聲納接口邏輯控制器接口邏輯控制器PCIPCI、PS/2PS/2、USBUSB等接口控制器等接口控制器SDRAMSD

5、RAM、DDR SRAM DDR SRAM 接口控制器接口控制器電平轉(zhuǎn)換電平轉(zhuǎn)換 LVDS LVDS、TTLTTL、COMSCOMS等等設(shè)計網(wǎng)站設(shè)計網(wǎng)站Http: / Http: / l集成開發(fā)工具集成開發(fā)工具Altera: Maxplus, QuartusXilinx: Foundation, ISElHDL綜合器綜合器Synopsys公司的公司的FPGA Compiler II Synplicity公司的公司的Synplify ProlHDL仿真器仿真器Mentor公司公司ModelSimAldec公司的公司的Active-HDLCandece公司的公司的Verilog-XLlAltera

6、公司公司NIOSII / ARM9lXilinx公司公司MicroBlaze/Power PC一、一、基本門電路的基本門電路的PLD表示法表示法1.輸入緩沖器：輸入緩沖器：AAAABCDL 1DCBAL22. 與門與門3 或門或門(a)與與門符號 A B C DL1 A B C D L2(b)或或門符號7.3.2 PLD的電路表示法的電路表示法二、二、PLD的的基本結(jié)構(gòu)基本結(jié)構(gòu)B AY Z或或門門陣陣列列與與門門陣陣列列輸輸入入輸輸出出 圖8.3.1 PLD表示法(a)基本的PLD結(jié)構(gòu)圖AAA輸出緩沖器輸出緩沖器硬線連接單元硬線連接單元被編程連接單元被編程連接單元被編程擦除單元被編程擦除單元

7、(b)PLD連接方式7.3.3 可編程陣列邏輯可編程陣列邏輯(PAL)A3A2A1A0O3O2O1O0或陣列（固定）與陣列（可編程）(a)編程前的內(nèi)部結(jié)構(gòu)或陣列（固定）與陣列（可編程）一、特點一、特點不能重復(fù)編程輸出結(jié)構(gòu)固定二、結(jié)構(gòu)圖二、結(jié)構(gòu)圖(b)編程后的內(nèi)部結(jié)構(gòu)或陣列（固定）A3A2A1A0O3O2O1O0與陣列（可編程）L3L2L1L0CABAL3BABAL2CABCBACBAmL )6 , 4 , 1 (1BCACCBAL0ABC三、三、用用PAL實現(xiàn)邏輯函數(shù)實現(xiàn)邏輯函數(shù)或陣列（固定）與陣列（可編程）一、特點一、特點可重復(fù)編程輸出可重新組態(tài)二、結(jié)構(gòu)圖二、結(jié)構(gòu)圖輸出邏輯宏單元(OLMC)

8、組態(tài)SYNAC0AC1功能101專用輸入100組合輸出111具有反饋組合輸出011帶寄存器組合輸出010寄存器輸出專用組合輸出及專用輸入模式三態(tài)控制組合輸出模式寄存器輸出模式u集成密度高集成密度高u宏單元組態(tài)靈活宏單元組態(tài)靈活l多觸發(fā)器結(jié)構(gòu)多觸發(fā)器結(jié)構(gòu)l異步時鐘和時鐘選擇異步時鐘和時鐘選擇l異步清零與異步予置異步清零與異步予置lI/O端口的復(fù)用功能端口的復(fù)用功能l乘積項共享陣列乘積項共享陣列u高速度、低功耗高速度、低功耗u高保密性高保密性l二維的邏輯塊陣列（邏輯單元）二維的邏輯塊陣列（邏輯單元）l可編程的輸入可編程的輸入/輸出單元輸出單元l可編程的互連資源可編程的互連資源lCPLD:邏輯宏單元

9、規(guī)模大邏輯宏單元規(guī)模大Pin to Pin延遲時間可預(yù)測延遲時間可預(yù)測非易失性（非易失性（Flash、E2CMOS）保密性好）保密性好互聯(lián)資源有限（集中）互聯(lián)資源有限（集中）功能密度低功能密度低lFPGA:邏輯功能塊規(guī)模小，資源可充分利用邏輯功能塊規(guī)模小，資源可充分利用Pin to Pin延遲時間不預(yù)測延遲時間不預(yù)測易失性（易失性（SRAM）保密性差）保密性差互聯(lián)資源豐富（分布式、全局，長線，短線）互聯(lián)資源豐富（分布式、全局，長線，短線）功能密度高功能密度高lCPLD or FPGAlAltera or XilinxlAlteraCyclone系列系列CycloneII系列系列Stratix系列系列StratixII系列系列MAXII系列系列l(wèi)XilinxSpartan3系列系列Virtex系列系列方式方式典型應(yīng)用典型應(yīng)用主動串行主動串行(