數(shù)字電子技術第三章的PPT(徐麗香,第二版)

1、第第3 3單元單元 組合邏輯電路的組合邏輯電路的分析與設計分析與設計 3.1 3.1 概述概述 3.2 3.2 邏輯代數(shù)的公式邏輯代數(shù)的公式 退退 出出 3.3 邏輯函數(shù)的化簡邏輯函數(shù)的化簡 3.4 組合邏輯電路的分析與設計方法組合邏輯電路的分析與設計方法要求要求 掌握：掌握：1 1進一步學習分析和設計數(shù)字電路時常用的進一步學習分析和設計數(shù)字電路時常用的數(shù)學工具數(shù)學工具- -邏輯代數(shù)；邏輯代數(shù)；2 2邏輯代數(shù)的基本公式；邏輯代數(shù)的基本公式；3 3邏輯函數(shù)的代數(shù)化簡法和卡諾圖化簡法；邏輯函數(shù)的代數(shù)化簡法和卡諾圖化簡法；4 4組合邏輯電路的分析方法；組合邏輯電路的分析方法；5組合邏輯電路與設計方法

2、。組合邏輯電路與設計方法。 3.1 概述數(shù)字電路系統(tǒng)組成簡圖3 32 21 1 邏輯代數(shù)基本公式邏輯代數(shù)基本公式 3 32 22 2 邏輯代數(shù)常用公式邏輯代數(shù)常用公式 3.2 3.2 邏輯代數(shù)的公式邏輯代數(shù)的公式3 32 21 1 邏輯代數(shù)基本公式邏輯代數(shù)基本公式1.任何兩個邏輯函數(shù)，對應相同的輸入組合能任何兩個邏輯函數(shù)，對應相同的輸入組合能得到相同的輸出結果，即邏輯功能相同，這時得到相同的輸出結果，即邏輯功能相同，這時認為這兩個邏輯函數(shù)是相等的。認為這兩個邏輯函數(shù)是相等的。2.邏輯真值表具有唯一性，所以，兩個相等的邏輯真值表具有唯一性，所以，兩個相等的邏輯函數(shù)必然具有相同的真值表邏輯函數(shù)必然

3、具有相同的真值表。3.2.1 3.2.1 基本公式基本公式與運算：111 001 010 000（1）常量之間的關系）常量之間的關系（2）基本公式）基本公式0-1 律：AAAA10 0011AA或運算：111 101 110 000非 運 算 ：10 01互補律： 0 1AAAA等冪律：AAAAAA 雙 重 否 定 律 ：AA 分別令分別令A=0及及A=1代入這些代入這些公式，即可證公式，即可證明它們的正確明它們的正確性。性。交換律：ABBAABBA結合律：)()()()(CBACBACBACBA分配律：)()()(CABACBACABACBA反演律（摩根定律）：BABABABA .利用真值表

4、很容易證利用真值表很容易證明這些公式的正確性。明這些公式的正確性。如證明如證明AB=BA：A B A.B B.A0 00 11 01 1000100013.2.2.常用公式常用公式(A+B)(A+C)=AA+AB+AC+BC分配率分配率A(B+C)=AB+ACA(B+C)=AB+AC=A+AB+AC+BC等冪率等冪率AA=AAA=A=A(1+B+C)+BC分配率分配率A(B+C)=AB+ACA(B+C)=AB+AC=A+BC0-10-1率率A+1=1A+1=1證明分配率：證明分配率：A+BC=(A+B)(A+C)證明：證明：還原律：ABABAABABA)()(證 明 ：)(BAAABAA吸收率

5、：BABAABABAAABAAABAA)( )()(1BA BA 分配率分配率A+BC=(A+B)(A+C)A+BC=(A+B)(A+C)互補率互補率A+A=1A+A=10-10-1率率A A1=11=1冗余律：CAABBCCAAB證明：BCCAABBCAABCCAABBCAACAAB)(互補率互補率A+A=1A+A=1分配率分配率A(B+C)=AB+ACA(B+C)=AB+AC)1 ()1 (BCACABCAAB 0-10-1率率A+1=1A+1=1想一想：想一想：為什么在邏輯代數(shù)中存在為什么在邏輯代數(shù)中存在1+A=11+A=1，而在普通代數(shù)中這，而在普通代數(shù)中這一結論并不成立。一結論并不成

6、立。3 33 31 1 化簡意義及標準化簡意義及標準 333 邏輯函數(shù)的卡諾圖化簡邏輯函數(shù)的卡諾圖化簡 退退出出332 公式化簡法公式化簡法 3.3.4 具有約束項的邏輯函數(shù)及其化簡具有約束項的邏輯函數(shù)及其化簡 3 33 3 邏輯函數(shù)的化簡邏輯函數(shù)的化簡3.3.1 化簡意義及標準化簡意義及標準 BACABACACAAB)BA)(CA(CAABF與與或表達式或表達式或或與表達式與表達式 與非與非與非表達式與非表達式 或非或非或非表達式或非表達式與或非表達式與或非表達式目標：低成本、高速、可靠目標：低成本、高速、可靠最簡與或式：乘積項的個數(shù)最少，每個乘積最簡與或式：乘積項的個數(shù)最少，每個乘積項中所

7、含變量個數(shù)最少。項中所含變量個數(shù)最少。3.3.2 公式化簡法公式化簡法（1）并項法）并項法利用公式利用公式 A+AB=A ，把兩項合并成一項，同，把兩項合并成一項，同時消去一個變量。時消去一個變量。例例1.18：ABAABA=)CDB+1 (A=CDBA+A=FCA=)B+B(CA=CBA+CAB=F（2）吸收法）吸收法利用公式利用公式 ，吸收掉，吸收掉AB這一項。這一項。例例1.19：1、化簡方法、化簡方法（3）消去法）消去法利用公式利用公式 ，消去多余的因子，消去多余的因子 。B+A=BA+AACABCABABCBAABCBCAABF)( （4）配項法）配項法利用公式利用公式 ，將函數(shù)中的

8、某個合，將函數(shù)中的某個合適乘積項展開成兩項，再與其它項合并，以得適乘積項展開成兩項，再與其它項合并，以得到最簡結果到最簡結果 1=A+A3.3.2 公式化簡法公式化簡法2、化簡舉例、化簡舉例 例例3.6：化簡函數(shù)：化簡函數(shù) CB+BD+ABC+DBC+ABD+DABC=FCB+BD+ABC+DBC+ABD+DABC=FCBBDABCDBC)()(CACBDDCB)()(CABDCBCBABBDBCABBDB=B 解：解： （利用公式（利用公式A+AB=A） （利用公式（利用公式AB+AC=A（B+C) ABAAB（利用公式（利用公式 ) )（利用公式（利用公式A（B+C）=AB+AC） （利用

9、公式（利用公式A+AB=A） BABAA（利用公式（利用公式 ) )333 邏輯函數(shù)的卡諾圖化簡邏輯函數(shù)的卡諾圖化簡1邏輯函數(shù)最小項及最小項表達式邏輯函數(shù)最小項及最小項表達式 （1 1）邏輯函數(shù)的最小項）邏輯函數(shù)的最小項 最小項：在最小項：在n變量的邏輯函數(shù)中，如果一個乘變量的邏輯函數(shù)中，如果一個乘積項含有積項含有n個變量，而且每個變量以原變量或以反個變量，而且每個變量以原變量或以反變量的形式在該乘積項中僅出現(xiàn)一次，則該乘積項變量的形式在該乘積項中僅出現(xiàn)一次，則該乘積項稱為稱為n變量的最小項。變量的最小項。 例如，例如，A、B、C是三個邏輯變量，由這三個變量可以構成是三個邏輯變量，由這三個變量

10、可以構成許多乘積項，根據(jù)最小項的定義，只有許多乘積項，根據(jù)最小項的定義，只有8個乘積項：個乘積項： ABC,CAB,CBA,CBA,BCA,CBA,CBA,CBA 是三變量是三變量A、B、C的最小項?？梢?，三個變量共有的最小項?？梢姡齻€變量共有23=8個最小項。對個最小項。對n個變量來說，共有個變量來說，共有2n個最小項。個最小項。 注：提到最小項時，一定要說明變量的數(shù)目注：提到最小項時，一定要說明變量的數(shù)目 （2）邏輯函數(shù)的最小項表達式）邏輯函數(shù)的最小項表達式 最小項表達式最小項表達式：由使由使函數(shù)取值為函數(shù)取值為1的所有最小項之的所有最小項之和構成的表達式和構成的表達式。 任何邏輯函數(shù)都

11、可以用最小項表達式來表示。任何邏輯函數(shù)都可以用最小項表達式來表示。方法是把任何形式的邏輯函數(shù)先轉換成與或式表示。方法是把任何形式的邏輯函數(shù)先轉換成與或式表示。然后在不是最小項的乘積項中利用公式然后在不是最小項的乘積項中利用公式 ，AA1 補齊所缺少的變量，把與或式中的所有乘積項補齊所缺少的變量，把與或式中的所有乘積項變?yōu)樽钚№棧偷玫搅俗钚№棻磉_式。變?yōu)樽钚№?，就得到了最小項表達式。)5 , 4 , 1 (mmmmCBACBACBACBACBACBACBACB)AA()CC(BACBBAZ145)C,B,A(例例3.8：將函數(shù)：將函數(shù) 化成最小項化成最小項表達式。表達式。 CB+BA=Z)C,

12、B,A(A B C Y 最小項 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 0 0 1 0 m0 m1 m2 m3 m4 m5 m6 m7 m2ABCCABBCACBA)6,3,2(mmmmY632(2)(2)邏輯函數(shù)的最小項表達式邏輯函數(shù)的最小項表達式BCAm3CABm62邏輯函數(shù)的卡諾圖表示法邏輯函數(shù)的卡諾圖表示法 輸入變量在行和列取值相交處的小方格就是對應的輸入變量在行和列取值相交處的小方格就是對應的最小項。最小項。注：在簡化形式中，注：在簡化形式中，1表示原變量，表示原變量，0表示表示反變量。反變量。 （1）變量卡諾圖

13、的畫法）變量卡諾圖的畫法 實現(xiàn)邏實現(xiàn)邏輯相鄰輯相鄰和幾何和幾何相鄰相鄰（1）變量卡諾圖的畫法）變量卡諾圖的畫法 三變量和四變量卡諾圖三變量和四變量卡諾圖n把函數(shù)中包含的最小項在卡諾圖中填把函數(shù)中包含的最小項在卡諾圖中填1，沒有的項填，沒有的項填0（或不填），就可以得到用卡諾圖表示的邏輯函數(shù)。（或不填），就可以得到用卡諾圖表示的邏輯函數(shù)。 例例3.10： 用卡諾圖表示下列函數(shù)：用卡諾圖表示下列函數(shù)： CBABAY)C.B.A(1解：將解：將Y1展開成最小項表展開成最小項表達式：達式：)6 , 3 , 2(CABCBABCACAB)CC(BACBABAY1（2）邏輯函數(shù)的卡諾圖）邏輯函數(shù)的卡諾圖想

14、一想想一想：卡諾圖與真值表存在什么關系。：卡諾圖與真值表存在什么關系。 3.用卡諾圖化簡邏輯函數(shù)用卡諾圖化簡邏輯函數(shù) 畫卡諾圈的基本原則和方法如下：畫卡諾圈的基本原則和方法如下：（1 1）每個卡諾圈內的方格數(shù)應為）每個卡諾圈內的方格數(shù)應為2 2n n，圈愈大，則消去的變量數(shù)就愈多，即乘圈愈大，則消去的變量數(shù)就愈多，即乘積項愈簡，所以包圍圈愈大愈好。積項愈簡，所以包圍圈愈大愈好。（2 2）為）為“1 1”的小方塊可以被多次重的小方塊可以被多次重復使用，因為復使用，因為A=A+AA=A+A。如圖。如圖3.63.6中的中的ABCDABCD的組合為的組合為10111011項的項的“1 1”取值就給取值

15、就給使用了使用了3 3次。次。（3 3）為）為“1 1”的小方塊必須全部圈完的小方塊必須全部圈完。（4）為避免出現(xiàn)多余項，應保證任一）為避免出現(xiàn)多余項，應保證任一個包圍圈中至少有一個最小項只被圈過個包圍圈中至少有一個最小項只被圈過一次。一次?？ㄖZ圈的基本圈法卡諾圈的基本圈法想一想想一想：圖：圖3.63.6的化簡結果怎樣？的化簡結果怎樣？化簡方法化簡方法“去異剩同去異剩同”卡諾圈的畫法及化簡卡諾圈的畫法及化簡BADBBDABCYn例例3.11：化簡函數(shù)：化簡函數(shù) )15,14,11,10, , 9 , 5 , 3 , 1 (=)D,C,B,A(Y（2）按要求畫卡諾圈。）按要求畫卡諾圈。解：（解：

16、（1）用卡諾圖表示該函數(shù)。相對應于最小項編號把）用卡諾圖表示該函數(shù)。相對應于最小項編號把1填入填入卡諾圖中?？ㄖZ圖中。（3）根據(jù)）根據(jù)“去異剩同去異剩同“的原的原則，合并卡諾圈內的最小項，則，合并卡諾圈內的最小項，寫出函數(shù)的最簡與或式；寫出函數(shù)的最簡與或式；DCALDBLACL321,DCADBACY CD AB0001 11 100011011111110111L1 L2L31、約束項和約束條件、約束項和約束條件 由所有約束項的邏輯或等于由所有約束項的邏輯或等于0構成的邏輯表構成的邏輯表達式稱為約束條件。達式稱為約束條件。約束條件是一個值恒為約束條件是一個值恒為0的條件等式。的條件等式。約束

17、項所對應的函數(shù)約束項所對應的函數(shù)F的取值記作的取值記作“”。 用用8421BCD碼來表示十進制數(shù)的約束條件是：碼來表示十進制數(shù)的約束條件是： 0)15,14,13,12,11,10(m約束項：輸入端不會也不應出現(xiàn)的取值組合。約束項：輸入端不會也不應出現(xiàn)的取值組合。 3.3.4具有約束項的邏輯函數(shù)及其化簡具有約束項的邏輯函數(shù)及其化簡 2、有約束條件的邏輯函數(shù)之化簡、有約束條件的邏輯函數(shù)之化簡 由于輸入端不會由于輸入端不會出現(xiàn)約束項的輸入，出現(xiàn)約束項的輸入，所以，不管約束項的所以，不管約束項的函數(shù)取值為函數(shù)取值為1還是為還是為0，對輸出結果都沒有影對輸出結果都沒有影響，因此約束項又稱響，因此約束項

18、又稱為無效態(tài)。即約束項為無效態(tài)。即約束項的函數(shù)取值的函數(shù)取值可根據(jù)可根據(jù)需要看作需要看作1或或0。例例3.12：設計一個電路，用：設計一個電路，用8421碼代替一位十碼代替一位十進制數(shù)進制數(shù)09作為輸入，四位代碼分別用變量作為輸入，四位代碼分別用變量A、B、C、D表示。當十進制數(shù)為偶數(shù)時，輸出變量表示。當十進制數(shù)為偶數(shù)時，輸出變量F=1。n解：解：注：利用約束項進行化簡時，注：利用約束項進行化簡時，方格的函數(shù)取值可方格的函數(shù)取值可為為1，也可為，也可為0，所以不必像，所以不必像1方格必須全部圈完。方格必須全部圈完。（a）不考慮約束條件）不考慮約束條件 （b）考慮約束條件）考慮約束條件例例3.1

19、2的卡諾圖的卡諾圖 3.4 3.4 組合邏輯電路的組合邏輯電路的分析與設計方法分析與設計方法 在實際應用中，往往需將若干個門電路組合起來實現(xiàn)在實際應用中，往往需將若干個門電路組合起來實現(xiàn)不同的邏輯功能，這種電路是邏輯電路。不同的邏輯功能，這種電路是邏輯電路。 組合邏輯電路的典型框圖如圖組合邏輯電路的典型框圖如圖3.103.10。它可用如下的邏。它可用如下的邏輯函數(shù)來描述，即：輯函數(shù)來描述，即：F Fi i=f=fi i (X(X0 0，X X1 1，X Xn n) (i=1,2,) (i=1,2,m),m)組合邏輯電路的構成組合邏輯電路的構成組合邏輯電路框圖組合邏輯電路框圖n所謂分析，指的是邏

20、輯分析，即根據(jù)已知的邏所謂分析，指的是邏輯分析，即根據(jù)已知的邏輯電路找出電路的輸入和輸出之間的邏輯關系，輯電路找出電路的輸入和輸出之間的邏輯關系，最后得到電路的功能。最后得到電路的功能。341組合邏輯電路的分析方法組合邏輯電路的分析方法1組合邏輯電路分析的一般步驟：組合邏輯電路分析的一般步驟：組合邏輯組合邏輯電路電路表達式表達式化簡化簡真值表真值表簡述邏輯功能簡述邏輯功能組合邏輯電路的分析步驟組合邏輯電路的分析步驟2.組合電路分析組合電路分析例例3. .13 一個雙輸入，雙輸出一個雙輸入，雙輸出端的組合邏輯電路如圖端的組合邏輯電路如圖3.12所示，分析該電路的功能。所示，分析該電路的功能。 解

21、：（解：（1）逐級寫出表達式逐級寫出表達式 邏輯圖邏輯圖ABZCABBABAZZSABBZABAZABZ132321ABABCBABABA)BA(B)BA(AABBABAABBABAS例例3.13的真值表的真值表輸入輸入輸出輸出ABSC0000011010101101（2）化簡化簡 (3)(3)寫出真值表寫出真值表 根據(jù)化簡后的表達式寫出真值表。根據(jù)化簡后的表達式寫出真值表。 2.組合電路分析組合電路分析（4）簡述其邏輯功能簡述其邏輯功能。2.組合電路分析組合電路分析A、B表示兩個表示兩個1位二位二進制的加數(shù)，進制的加數(shù)，S是它是它們相加的本位和，們相加的本位和，C是向高位的進位。這是向高位的

22、進位。這種電路可用于實現(xiàn)兩種電路可用于實現(xiàn)兩個個1位二進制數(shù)的相位二進制數(shù)的相加，它是運算器中的加，它是運算器中的基本單元電路，稱為基本單元電路，稱為半加器。半加器。 例例314 分析下圖所示電路的邏輯功能。分析下圖所示電路的邏輯功能。 解：（解：（1）寫表達式并化簡。）寫表達式并化簡。 CBAABC)CBA(ABC)CBA(ABCABCCABCBABCACFBFAFFABCF1111 例例3.14邏輯電路圖邏輯電路圖（2 2）列真值表）列真值表（3 3）簡述其邏輯功能）簡述其邏輯功能 由真值表可知，電路三個變由真值表可知，電路三個變量一致時，輸出量一致時，輸出F為為1；三個變；三個變量不一致

23、時，輸出為量不一致時，輸出為0。所以該。所以該電路稱為電路稱為“不一致電路不一致電路”。 想一想想一想：若需要知道別人設計好：若需要知道別人設計好的數(shù)字電路圖的邏輯功能時，怎的數(shù)字電路圖的邏輯功能時，怎么辦？么辦？ 3.4.2組合邏輯電路的設計組合邏輯電路的設計n1組合邏輯電路設計的步驟組合邏輯電路設計的步驟邏 輯邏 輯問題問題邏輯真邏輯真值表值表邏 輯 表邏 輯 表達式達式化簡并根據(jù)化簡并根據(jù)提供的器件提供的器件變換表達式變換表達式邏 輯 電邏 輯 電路圖路圖組合邏輯電路設計步驟組合邏輯電路設計步驟 組合邏輯電路的設計就是根據(jù)給定的邏輯問組合邏輯電路的設計就是根據(jù)給定的邏輯問題，畫出實現(xiàn)這一

24、邏輯功能的邏輯電路題，畫出實現(xiàn)這一邏輯功能的邏輯電路 2組合邏輯電路設計舉例組合邏輯電路設計舉例例例3.15：設計一個三人表決電設計一個三人表決電路，結果按路，結果按“少數(shù)服從多數(shù)少數(shù)服從多數(shù)”的原則決定。要求分別用與或的原則決定。要求分別用與或門和與非門實現(xiàn)。門和與非門實現(xiàn)。真值表真值表解：（解：（1）根據(jù)設計要求）根據(jù)設計要求建立該邏輯函數(shù)的真值表。建立該邏輯函數(shù)的真值表。ABCCABCBABCALACBCAB)BB(AC)AA(BC)CC(ABABCCABCBABCAL（2）由真值表寫出邏輯表達式：）由真值表寫出邏輯表達式： （3）化簡）化簡. . 2組合邏輯電路設計舉例組合邏輯電路設計

25、舉例（4）畫出邏輯圖）畫出邏輯圖 .如用與非門實現(xiàn)該邏輯電路，將表達式轉換成如用與非門實現(xiàn)該邏輯電路，將表達式轉換成與非與非與非與非表達式：表達式：ACBCABACBCABL例例3.16 ： 設計一個設計一個8輸入輸入3輸出的二進制編碼輸出的二進制編碼電路，即電路，即8-3線編碼器。要求，每一時刻只有線編碼器。要求，每一時刻只有一個輸入鍵接通高電平，即為一個輸入鍵接通高電平，即為“1”，當不同，當不同的輸入鍵為的輸入鍵為“1”時，會有一個對應二進制碼時，會有一個對應二進制碼輸出。輸出。解：（解：（1）在實際問題變成邏輯問題。設）在實際問題變成邏輯問題。設8個輸入個輸入表示為表示為I0I7，對應

26、，對應3個輸出個輸出Y0Y2的二進制碼和的二進制碼和輸入端的下標數(shù)碼相一致。輸入端的下標數(shù)碼相一致。2組合邏輯電路設計舉例組合邏輯電路設計舉例（2）列邏輯真值表。由于每一時刻只有一個）列邏輯真值表。由于每一時刻只有一個輸入端，所以輸入組合只有輸入端，所以輸入組合只有8組，而不用列組，而不用列28次輸出組合。次輸出組合。(3)寫出相應的表達式。寫出相應的表達式。765427632175310IIIIYIIIIYIIIIY2組合邏輯電路設計舉例組合邏輯電路設計舉例（4 4）畫出邏輯電路圖。）畫出邏輯電路圖。想一想想一想：一種實際問題，只要能夠轉變?yōu)檫壿媶栴}，并列出真值：一種實際問題，只要能夠轉變?yōu)?/p>

27、邏輯問題，并列出真值表，是否就可以得到與或式？也一定可以用邏輯電路來實現(xiàn)？表，是否就可以得到與或式？也一定可以用邏輯電路來實現(xiàn)？ 3.4.3 組合邏輯電路中的競爭冒險組合邏輯電路中的競爭冒險 1.產(chǎn)生競爭冒險的原因產(chǎn)生競爭冒險的原因AAL 圖（圖（a）所示的電路中，邏輯表達式為）所示的電路中，邏輯表達式為 ，理想情況下，輸出應恒等于，理想情況下，輸出應恒等于0。但是由于。但是由于G1門的延遲時間門的延遲時間tpd， 下降沿到達下降沿到達G2門的時間比門的時間比A信號上升沿晚信號上升沿晚1tpd，因此，使，因此，使G2輸出端出現(xiàn)了一個正向窄脈沖，如圖（輸出端出現(xiàn)了一個正向窄脈沖，如圖（b）所示，

28、通常稱）所示，通常稱之為之為“1冒險冒險”。 同理，在圖同理，在圖 (a）所示的電路中，由于）所示的電路中，由于G1門的延遲時間門的延遲時間tpd，會使，會使G2輸出端出現(xiàn)了一個負向窄脈沖，如圖（輸出端出現(xiàn)了一個負向窄脈沖，如圖（b）所）所示，通常稱之為示，通常稱之為“0冒險冒險”。2.冒險現(xiàn)象的識別冒險現(xiàn)象的識別 AAL AAL可采用代數(shù)法來判斷一個組合電路是否存在冒險，方法為：可采用代數(shù)法來判斷一個組合電路是否存在冒險，方法為：寫出組合邏輯電路的邏輯表達式，當某些邏輯變量取特定值（寫出組合邏輯電路的邏輯表達式，當某些邏輯變量取特定值（0或或1）時，如果表達式能轉換為：）時，如果表達式能轉換

29、為： 則存在則存在1冒險；冒險； 則存在則存在0冒險。冒險。 3冒險現(xiàn)象的消除方法冒險現(xiàn)象的消除方法當組合邏輯電路存在冒險現(xiàn)象時，可以采取以下方法當組合邏輯電路存在冒險現(xiàn)象時，可以采取以下方法來消除冒險現(xiàn)象。來消除冒險現(xiàn)象。 加冗余項加冗余項變換邏輯式，消去互補變量變換邏輯式，消去互補變量 增加選通信號增加選通信號增加輸出濾波電容增加輸出濾波電容本單元學習指導本單元學習指導 組合邏輯電路的邏輯功能特點組合邏輯電路的邏輯功能特點：組合邏輯電路：組合邏輯電路任一時刻的輸出，取決于該時刻各輸入狀態(tài)的組合，任一時刻的輸出，取決于該時刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關。其電路結構特點：由門電路而與

30、電路的原狀態(tài)無關。其電路結構特點：由門電路構成，電路中既無記憶單元，且由輸出到各級門的輸構成，電路中既無記憶單元，且由輸出到各級門的輸入也無任何反饋線。入也無任何反饋線。 設計邏輯函數(shù)要進行化簡，邏輯函數(shù)的化簡有兩設計邏輯函數(shù)要進行化簡，邏輯函數(shù)的化簡有兩種方法種方法：公式法和卡諾圖法。公式法化簡的優(yōu)點是不：公式法和卡諾圖法。公式法化簡的優(yōu)點是不受任何條件限制，但要求使用者能熟練運用各種公式受任何條件限制，但要求使用者能熟練運用各種公式和規(guī)則，而且還需要一定的運算技巧和經(jīng)驗?？ㄖZ圖和規(guī)則，而且還需要一定的運算技巧和經(jīng)驗?？ㄖZ圖化簡的優(yōu)點是簡單、直觀，而且有一定的步驟可循，化簡的優(yōu)點是簡單、直觀

31、，而且有一定的步驟可循，但變量數(shù)太多時，也將失去了機械、直觀的優(yōu)點。但變量數(shù)太多時，也將失去了機械、直觀的優(yōu)點。 各種組合邏輯電路在功能上千差萬別，但其分各種組合邏輯電路在功能上千差萬別，但其分析方法和設計方法都是共同的。掌握了一般的分析方析方法和設計方法都是共同的。掌握了一般的分析方法，可得知任何給定電路邏輯功能；掌握基本的設計法，可得知任何給定電路邏輯功能；掌握基本的設計方法，就可據(jù)已知的實際要求設計獲得相應的邏輯電方法，就可據(jù)已知的實際要求設計獲得相應的邏輯電路。路。 本單元學習指導本單元學習指導 實驗三實驗三 組合邏輯電路設計之組合邏輯電路設計之密碼鎖、密碼鎖、8線線-3線編碼器線編碼

32、器 一實驗目的一實驗目的 1掌握組合邏輯電路的設計方法。掌握組合邏輯電路的設計方法。2用實驗驗證設計電路的邏輯功能。用實驗驗證設計電路的邏輯功能。3掌握編碼的概述，為后繼內容做準備。掌握編碼的概述，為后繼內容做準備。 二、實驗儀器和設備二、實驗儀器和設備 1LCN-1數(shù)字電子技術實驗箱數(shù)字電子技術實驗箱274LS20（雙四輸入（雙四輸入TTL與非門）與非門） 一塊一塊374LS00（雙二輸入（雙二輸入TTL與非門）與非門） 一塊一塊474LS21（雙四輸入與門）（雙四輸入與門） 一塊一塊5萬用表及鉗子等工具萬用表及鉗子等工具三、實驗內容三、實驗內容 1設計一個數(shù)字密碼鎖電路設計一個數(shù)字密碼鎖電路 設計網(wǎng)絡示意圖如圖所示設計網(wǎng)絡示意圖如圖所示. .開鎖信號輸出開鎖信號輸出報警信號輸報警信號輸出出控制輸入控制輸入代碼輸入代碼輸入ABCD 下圖是密碼為下圖是密碼為1001的密碼鎖的參考電路。的密碼鎖的參考電路。其中，其中，A、B、C、D是四個二進制代碼輸入端，是四個二進制代碼輸入端，E為開鎖控制輸入端。為開鎖控制輸入端。 （1）根據(jù)要求，設定輸入輸出變量的個數(shù)，并根）根據(jù)要求，設定輸入輸出變量的個數(shù)，并根據(jù)電路的邏輯確定兩者之間的對應關系，