精選數(shù)字電子技術(shù)講解講義(ppt)課件

1、精選數(shù)字電子技術(shù)講解講義(ppt)1.1.1 數(shù)字技術(shù)的發(fā)展及其應(yīng)用1.1.2 數(shù)字集成電路的分類及特點1.1.3 模擬信號與數(shù)字信號1.1.4 數(shù)字信號的描述方法1.1 數(shù)字電路與數(shù)字信號1.1.1數(shù)字技術(shù)的發(fā)展及其應(yīng)用80年代后- ULSI ， ASIC 制作技術(shù)成熟目前- 芯片內(nèi)部的布線細(xì)微到亞微米(0.130.09m) 量級微處理器的時鐘頻率高達(dá)3GHz（109Hz）90年代后- 97年一片集成電路上有40億個晶體管。6070代IC技術(shù)迅速發(fā)展：SSI、MSI、LSI 、VLSI。將來- 高分子材料或生物材料制成密度更高、 三維結(jié)構(gòu)的電路發(fā)展特點:以電子器件的發(fā)展為基礎(chǔ)電子管時代 19

2、06年，福雷斯特等發(fā)明了電子管；電子管體積大、重量重、耗電大、壽命短。目前在一些大功率發(fā)射裝置中使用。電壓控制器件電真空技術(shù)晶體管時代半導(dǎo)體二極管電流控制器件，半導(dǎo)體技術(shù)晶體管時代半導(dǎo)體三極管電流控制器件，半導(dǎo)體技術(shù)半導(dǎo)體集成電路電路設(shè)計方法a)傳統(tǒng)的設(shè)計方法：b)現(xiàn)代的設(shè)計方法：采用自下而上的設(shè)計方法；由人工組裝,經(jīng)反復(fù)調(diào)試、驗證、修改完成。所用的元器件較多，電路可靠性差,設(shè)計周期長?，F(xiàn)代EDA技術(shù)實現(xiàn)硬件設(shè)計軟件化。采用從上到下設(shè)計方法，電路設(shè)計、 分析、仿真 、修訂全通過計算機(jī)完成。電路設(shè)計方法伴隨器件變化從傳統(tǒng)走向現(xiàn)代Electronics Design Automation EDA技

3、術(shù)以計算機(jī)為基本工具、借助于軟件設(shè)計平臺，自動完成數(shù)字系統(tǒng)的仿真、邏輯綜合、布局布線等工作。最后下載到芯片，實現(xiàn)系統(tǒng)功能。使硬件設(shè)計軟件化。EDA技術(shù)（Electronics Design Automation)1、EDA設(shè)計：原理圖設(shè)計 (Electrnics WorkBench)VerilogHDL語言設(shè)計狀態(tài)機(jī)設(shè)計設(shè)計方法在計算機(jī)上利用軟件平臺進(jìn)行設(shè)計3、下載2、仿真4、驗證結(jié)果實驗板下載線數(shù)碼相機(jī)智能儀器計算機(jī)數(shù)字技術(shù)的應(yīng)用1、數(shù)字集成電路的分類1.1.2、數(shù)字集成電路的分類及特點 數(shù)字電路組合邏輯電路時序邏輯電路按電路的結(jié)構(gòu)特點及對輸入信號的響應(yīng)規(guī)則 數(shù)字電路集成電路分立電路按電路的

4、形式 -數(shù)字集成電路可分為小規(guī)模、中規(guī)模、大規(guī)模、超大規(guī)模和甚大規(guī)模五類。 數(shù)字電路TTL電路CMOS電路按器件不同按集成度不同可編程邏輯器件、多功能專用集成電路106以上甚大規(guī)模大型存儲器、微處理器10,00099,999超大規(guī)模小型存儲器、門陣列1009999大規(guī)模計數(shù)器、加法器1299中規(guī)模邏輯門、觸發(fā)器最多12個小規(guī)模典型集成電路門的個數(shù)分類集成度:每一芯片所包含的門個數(shù)2、數(shù)字集成電路的特點（自學(xué)）1)電路簡單,便于大規(guī)模集成,批量生產(chǎn)2)可靠性、穩(wěn)定性和精度高,抗干擾能力強(qiáng)3)體積小,通用性好,成本低.4)具可編程性,可實現(xiàn)硬件設(shè)計軟件化5)高速度 低功耗6)加密性好 3、數(shù)字電路

5、的分析、設(shè)計與測試(1)數(shù)字電路的分析方法 根據(jù)電路確定電路輸出與輸入之間的邏輯關(guān)系，說明電路實現(xiàn)的邏輯功能。分析工具：邏輯代數(shù)。電路邏輯功能主要用真值表、功能表、邏輯表達(dá)式和卡諾圖、波形圖。(2) 數(shù)字電路的設(shè)計方法 從給定的邏輯功能要求出發(fā)，選擇適當(dāng)?shù)?邏輯器件，設(shè)計出符合要求的邏輯電路。 傳統(tǒng)的設(shè)計方法 設(shè)計方法基于EDA軟件的設(shè)計方法時間和數(shù)值均連續(xù)變化的電信號uOt Otu1. 模擬信號1.1.3 模擬信號與數(shù)字信號正弦波信號三角波信號數(shù)字信號波形時間和數(shù)值上均是離散的信號2. 數(shù)字信號3、模擬信號的數(shù)字表示 數(shù)字信號便于存儲、分析和傳輸，通常都將模擬信號轉(zhuǎn)換為數(shù)字信號. 模擬信號

6、模數(shù)轉(zhuǎn)換器 3V數(shù)字輸出00000011A/D轉(zhuǎn)換器采樣保持量化編碼模擬信號數(shù)字信號模擬電路與數(shù)字電路的區(qū)別1、工作任務(wù)不同： 模擬電路研究的是輸出與輸入信號之間的大小、相位、失真等方面的關(guān)系；數(shù)字電路主要研究的是輸出與輸入間的邏輯關(guān)系（因果關(guān)系）。 模擬電路中的三極管工作在線性放大區(qū),是一個放大元件；數(shù)字電路中的三極管工作在飽和或截止?fàn)顟B(tài),起開關(guān)作用。 因此，基本單元電路、分析方法及研究的范圍均不同。2、三極管的工作狀態(tài)不同：模擬電路研究的問題基本電路元件:基本模擬電路:晶體三極管場效應(yīng)管集成運算放大器 信號放大及運算 (信號放大、功率放大） 信號處理（采樣保持、電壓比較、有源濾波） 信號發(fā)

7、生（正弦波發(fā)生器、三角波發(fā)生器、）數(shù)字電路研究的問題基本電路元件基本數(shù)字電路邏輯門電路觸發(fā)器 組合邏輯電路 時序邏輯電路（寄存器、計數(shù)器、脈沖發(fā)生器、脈沖整形電路） A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器1.1.4 數(shù)字信號的描述方法1、二值數(shù)字邏輯和邏輯電平二值（0、1）數(shù)字邏輯0、1數(shù)碼-表示數(shù)量時稱二進(jìn)制數(shù)0、1 邏輯-表示事物狀態(tài)時稱二值邏輯電壓(V)二值邏輯電 平+51H(高電平)00L(低電平)邏輯電平與電壓值的關(guān)系（正邏輯）a 、在電路中用低、高電平表示 表示方式2、數(shù)字波形是信號邏輯電平對時間的圖形表示。邏輯電平描述的數(shù)字波形16位數(shù)據(jù)的圖形表示高電平低電平有脈沖 比特率 - 每秒鐘轉(zhuǎn)輸數(shù)

8、據(jù)的位數(shù)無脈沖(1)數(shù)字波形的兩種類型:非歸零型歸零型 非周期性數(shù)字波形周期性數(shù)字波形 例1.1.1 某通信系統(tǒng)每秒鐘傳輸1 544 000位(1.544兆位)數(shù)據(jù)，求每位數(shù)據(jù)的時間。解：按題意，每位數(shù)據(jù)的時間為例1.1.2 設(shè)周期性數(shù)字波形的高電平持續(xù)6ms，低電平持續(xù)10ms，求占空比q。解：因數(shù)字波形的脈沖寬度tw=6ms，周期T=6ms+10ms=16ms。(2)實際脈沖波形及主要參數(shù)非理想脈沖波形上升時間Tr（ns） 脈沖寬度tw下降時間tf （ns） 主要參數(shù)周期 (T)脈沖寬度tw占空比 Q上升時間tr 下降時間tf(3)時序圖表明各個數(shù)字信號時序關(guān)系的多重波形圖。END1.2.

9、1 十進(jìn)制1.2數(shù) 制1.2.2 二進(jìn)制1.2.3 二-十進(jìn)制之間的轉(zhuǎn)換1.2.4 十六進(jìn)制和八進(jìn)制多位數(shù)碼中的每一位數(shù)的構(gòu)成及低位向高位進(jìn)位的規(guī)則1.2.1 十進(jìn)制數(shù) 碼進(jìn)位的規(guī)則0, 1, 2, 3, 4, 5, 6, 7, 8, 9“逢十進(jìn)一”4587.29=4103+5102+8101+7100+2101+9102系數(shù)位權(quán)1.2.2 二進(jìn)制數(shù) 碼進(jìn)位的規(guī)則0, 1 “逢二進(jìn)一”例如：1+1=10 = 121+ 020系數(shù)位權(quán)各位的權(quán)都是2的冪二進(jìn)制的優(yōu)點二進(jìn)制數(shù)字裝置所用元件少,電路簡單、可靠易于電路實現(xiàn)基本運算規(guī)則簡單, 運算操作方便二進(jìn)制數(shù)波形表示（1）二進(jìn)制數(shù)據(jù)的串行傳輸（2）二

10、進(jìn)制數(shù)據(jù)的并行傳輸1.2.3 二-十進(jìn)制之間的轉(zhuǎn)換二進(jìn)制十進(jìn)制整數(shù)部分除以2取余法，直到商為零為止小數(shù)部分乘以2取整法，直到滿足精度為止十進(jìn)制二進(jìn)制所以：(44.375)D(101100.011)B解要精確到二進(jìn)制小數(shù)10位，1/210=1/1024。 例 將(0.39)D轉(zhuǎn)換成二進(jìn)制數(shù),精度達(dá)到0.1%。0.392 = 0.78 b-1= 00.782 = 1.56 b-2= 10.562 = 1.12 b-3= 10.122 = 0.24 b-4= 00.242 = 0.48 b-5= 00.482 = 0.96 b-6 = 00.962 = 1.92 b-7 = 10.922 = 1.8

11、4 b-8 = 10.842 = 1.68 b-9 = 10.682 = 1.36 b-10= 11.2.4 十六進(jìn)制和八進(jìn)制數(shù) 碼進(jìn)位的規(guī)則各位的權(quán)都是16的冪0, 1, 2, 3, 4, 5, 6, 7, 8, 9,A,B,C,D,E,F“逢十六進(jìn)一” 十六進(jìn)制十六進(jìn)制二進(jìn)制= （ 1010 1111 0100 . 0111 0110）B(AF4.76)H1 1 1 0 1 0 1 0 0 . 0 1 1(0000）B (1D4.6)H十六進(jìn)制的優(yōu)點 與二進(jìn)制之間的轉(zhuǎn)換容易計數(shù)容量較其它進(jìn)制都大書寫簡潔 八進(jìn)制數(shù) 碼進(jìn)位的規(guī)則各位的權(quán)都是8的冪0, 1, 2, 3, 4, 5, 6, 7

12、“逢八進(jìn)一”八進(jìn)制二進(jìn)制（自學(xué)） (752.1)O=(111 101 010.001)B (10110.011)B =(26.3)O END1.3二進(jìn)制的算術(shù)運算1.3.1無符號二進(jìn)制的數(shù)算術(shù)運算1.3.2有符號二進(jìn)制的數(shù)算術(shù)運算1、二進(jìn)制加法0+0=0，0+1=1，1+1=10。1.3.1無符號數(shù)算術(shù)運算無符號二進(jìn)制的加法規(guī)則2、二進(jìn)制減法0-0=0，1-1=0，1-0=1，0-1=11。無符號二進(jìn)制的減法規(guī)則3、二進(jìn)制乘法和除法運算例1.3.4 計算兩個二進(jìn)制數(shù)1010和111之商。 1.3.2帶符號二進(jìn)制的減法運算二進(jìn)制數(shù)的最高位表示符號位，且用0表示正數(shù)，用1表示負(fù)數(shù)。其余部分用原碼的

13、形式表示數(shù)值位。有符號的二進(jìn)制數(shù)表示 :(+11)D =(0 1011) B(11)D =(1 1011) B1. 二進(jìn)制數(shù)的補碼表示二進(jìn)制數(shù)為正數(shù)時其補碼、反碼與原碼相同將原碼的數(shù)值位逐位求反，然后在最低位加1得到補碼二進(jìn)制數(shù)為負(fù)數(shù)時減法運算的原理:減去一個正數(shù)相當(dāng)于加上一個負(fù)數(shù)AB=A+(B)，對(B)求補碼，然后進(jìn)行加法運算。2. 二進(jìn)制補碼的減法運算采用補碼進(jìn)行加、減法運算的步驟如下：（1）根據(jù)XY補=X補+Y補，分別求出X補、Y補和X+Y補。（2）補碼相加時，符號位參與運算，若符號位有進(jìn)位，則自動舍去。（3）根據(jù)XY補的結(jié)果求出XY原，進(jìn)而求出XY的結(jié)果。3補+-4補為 必須指出，兩

14、個補碼相加時，如果產(chǎn)生的和超出了有效數(shù)字位所表示的范圍，則計算結(jié)果會出錯，之所以發(fā)生錯誤是因為計算結(jié)果產(chǎn)生了溢出，解決的辦法是擴(kuò)大字長。 即，符號位為1 故 341 例1.3.8 試用4位二進(jìn)制補碼計算5+7。3. 溢出解決溢出的辦法:進(jìn)行位擴(kuò)展.解：因為(5+7)補=(5)補+(7) 補=0101+0111=11004. 溢出的判別當(dāng)方框中的進(jìn)位位與和數(shù)的符號位（即b3位）相反時，則運算結(jié)果是錯誤的，產(chǎn)生溢出。END1.4二進(jìn)制代碼1.4.1 二-十進(jìn)制碼1.4.2 格雷碼1.4.3 ASCII碼1.4二進(jìn)代碼1.編碼：把若干個0和1按一定規(guī)律編排在一起，組成不 同的代碼，并且賦予每個代碼以

15、固定的含義。 用n位二進(jìn)制代碼可以表達(dá)2n個不同的信號 需要編碼的信息有N項，則2n NA.每一組代碼都可以看作是一個包含特定含義的符號，各組代碼之間以及每組代碼內(nèi)部各位之間沒有一定的數(shù)值進(jìn)位關(guān)系。B.信息與代碼間的對應(yīng)關(guān)系完全是人為規(guī)定的，可以任意編，但在制定編碼時，應(yīng)該使編碼順序有一定的規(guī)律可循。編制代碼所要遵循的規(guī)則碼 制1.4.1 二-十進(jìn)制碼（BCD碼） 用4位二進(jìn)制編碼表示十進(jìn)制的0-9十個數(shù)碼。 由于4位二進(jìn)制碼可以表示24=16種信號，所以在表示0-9這十個數(shù)碼時就有不同的組合，即不同的編碼方式： 8421BCD碼 2421BCD碼 5421BCD碼 余3碼：8421BCD碼+

16、0011有權(quán)碼 余碼的特點:當(dāng)兩個十進(jìn)制的和是10時，相應(yīng)的二進(jìn)制正好是16，于是可自動產(chǎn)生進(jìn)位信號,而不需修正.0和9, 1和8,.6和4的余碼互為反碼,這對在求對于10的補碼很方便。余3碼循環(huán)碼：相鄰的兩個代碼之間僅一位的狀態(tài)不同。按余3碼循環(huán)碼組成計數(shù)器時，每次轉(zhuǎn)換過程只有一個觸發(fā)器翻轉(zhuǎn)，譯碼時不會發(fā)生競爭冒險現(xiàn)象。十進(jìn)制數(shù)碼8421碼2421 碼5421 碼余3碼余3循環(huán)碼000000000000000110010100010001000101000110200100010001001010111300110011001101100101401000100010001110100501

17、011011100010001100601101100100110011101701111101101010101111810001110101110111110910011111110011001010有權(quán)碼無權(quán)碼 01118421BCD()D 7=11214180+=求BCD代碼表示的十進(jìn)制數(shù)對于有權(quán)BCD碼，可以根據(jù)位權(quán)展開求得所代表的十進(jìn)制數(shù)對于一個多位的十進(jìn)制數(shù)，需要有與十進(jìn)制位數(shù)相同的幾組BCD代碼來表示。不能省略！不能省略！例：求十進(jìn)制數(shù)876的8421BCD碼8421例：求十進(jìn)制數(shù)876的余3碼 876D = （1011 1010 1001）余3碼876D = 11011011

18、00B=36CH876D = （1000 0111 0110）8421BCD 1.4.2 格雷碼格雷碼是一種無權(quán)碼二進(jìn)制碼格雷 碼二進(jìn)制 碼格雷碼00000000100011000001000110011101001000111010111100110010101111100100011011001010010101111101101101100101111010010111010011111000編碼特點：任何兩個相鄰代碼之間僅有一位不同。該特點常用于模擬量的轉(zhuǎn)換 Gray碼的特性有很重要的意義。例如，兩個相鄰的十進(jìn)制數(shù)13和14相應(yīng)的二進(jìn)制碼為1101和1110，在用二進(jìn)制數(shù)作加1計數(shù)時，

19、如果從13變?yōu)?4，則二進(jìn)制碼的最低兩位都要改變，但實際上兩位改變不可能同時發(fā)生，若最低位先置0，然后次低位再置1，則中間會出現(xiàn)110111001110，即出現(xiàn)暫短的誤碼1100，而Gray碼只有一位變化，因而杜絕了出現(xiàn)這種錯誤的可能。1.4.3 ASCII 碼即美國標(biāo)準(zhǔn)信息交換碼。 它共有128個代碼，可以表示大、小寫英文字母、十進(jìn)制數(shù)、標(biāo)點符號、運算符號、控制符號等，普遍用于計算機(jī)的鍵盤指令輸入和數(shù)據(jù)等。字符編碼，用7位二進(jìn)制碼來表示128個符號ASCIIAmerican Standard Code for Information Interchange END1.5 二值邏輯變量與基本邏

20、輯運算*邏輯運算: 當(dāng)0和1表示邏輯狀態(tài)時，兩個二進(jìn)制數(shù)碼按照某種特定的因果關(guān)系進(jìn)行的運算。邏輯運算使用的數(shù)學(xué)工具是邏輯代數(shù)。與、或、非三種基本的邏輯運算* 邏輯代數(shù)與普通代數(shù)的區(qū)別!邏輯運算的描述方式邏輯代數(shù)表達(dá)式真值表邏輯圖卡諾圖波形圖硬件描述語言（HDL）基本邏輯關(guān)系 與 ( and ) 或 (or ) 非 ( not )基本邏輯運算S1S2燈電源與運算 只有當(dāng)決定某一事件的條件全部具備時，這一事件才會發(fā)生。這種因果關(guān)系稱為與邏輯關(guān)系。與邏輯舉例 電路狀態(tài)表 邏輯真值表ABL001010110001與邏輯符號ABLS1S2燈電源ABL&與邏輯表達(dá)式：L = A = AB 真值表特點: 任

21、0 則0, 全1則1、或運算S1燈電源S2 或邏輯舉例 電路狀態(tài)表 只要在決定某一事件的各種條件中，有一個或幾個條件具備時，這一事件就會發(fā)生。這種因果關(guān)系稱為或邏輯關(guān)系。 邏輯真值表ABL001010110111ABL或邏輯符號ABL1或邏輯表達(dá)式：L = A +特點:任1 則1, 全0則0非邏輯舉例狀態(tài)表A燈不通電亮通電滅3. 非運算 事件發(fā)生的條件具備時，事件不會發(fā)生；事件發(fā)生的條件不具備時，事件發(fā)生。這種因果關(guān)系稱為非邏輯關(guān)系。 非邏輯舉例AVNC 燈AL011 非邏輯真值表0AL非邏輯符號AL1非邏輯表達(dá)式：特點: 1則0, 0則1 兩輸入變量與非邏輯真值表ABL00101011111

22、0ABL與非邏輯符號4. 幾種常用復(fù)合邏輯運算1）與非運算ABL&與非邏輯表達(dá)式：2）或非運算 兩輸入變量或非邏輯真值表ABL001010111000或非邏輯符號ABL1ABL或非邏輯表達(dá)式：3）異或運算若兩個輸入變量的值相異，輸出為1，否則為0。 異或邏輯真值表ABL001010110110異或邏輯符號ABL=1ABL異或邏輯表達(dá)式：4）同或運算若兩個輸入變量的值相同，輸出為1，否則為0。 異或邏輯真值表ABL001010111001同或邏輯符號ABL=同或邏輯表達(dá)式：ABL5）與或非運算門電路是實現(xiàn)一定邏輯關(guān)系的電路。類型:與門、或門、非門、與非門、或非 門、異或門、同或門 1、用二極管、

23、三極管實現(xiàn)2、數(shù)字集成電路(大量使用) 1) TTL集成門電路 2) MOS集成門電路 實現(xiàn)方法:門電路小結(jié)門電路小結(jié)門電路 符號 表示式與門&ABYABY1或門非門1YAY=ABY=A+BY= A與非門&ABYY= AB或非門ABY1Y= A+B異或門=1ABYY= ABEnd邏輯運算的描述方式邏輯代數(shù)表達(dá)式真值表邏輯圖卡諾圖波形圖硬件描述語言（HDL）1.6邏輯函數(shù)的建立及其表示方法abcdAB樓道燈開關(guān)示意圖1. 真值表表示開關(guān) A燈下下上下上下上上亮滅滅亮開關(guān) B開關(guān)狀態(tài)表邏輯抽象，列出真值表 邏輯真值表ABL001100010111A、B: 向上1 向下-0 L : 亮-1; 滅-0確定變量、函數(shù)，并賦值開關(guān): 變量 A、B 燈 : 函數(shù) L開關(guān) A燈下下上下上下上上亮滅滅亮開關(guān) B開關(guān)狀態(tài)表2、邏輯函數(shù)表達(dá)式表示 用與、或、非等運算組合起來，表示邏輯函數(shù)與邏輯變量