《集成電路設(shè)計(jì)實(shí)驗(yàn)》課程教學(xué)大綱

1、集成電路設(shè)計(jì)實(shí)驗(yàn)Experiments of Design of Integrated Circuits一、課程基本情況課程總學(xué)時(shí)：32學(xué)時(shí)實(shí)驗(yàn)總學(xué)時(shí)：16學(xué)時(shí)學(xué) 分：2 學(xué)分開課學(xué)期：第7學(xué)期課程性質(zhì)：選修對應(yīng)理論課程：集成電路設(shè)計(jì)開課單位：電子與信息工程學(xué)院 電子科學(xué)與技術(shù)系二、實(shí)驗(yàn)課程的教學(xué)目標(biāo)和任務(wù)通過本課程上機(jī)實(shí)驗(yàn)使學(xué)生能實(shí)際掌握數(shù)字CMOS 集成電路的基本原理及其分析與設(shè)計(jì)方法，熟悉集成電路的設(shè)計(jì)流程，使同學(xué)學(xué)會(huì)集成電路設(shè)計(jì)軟件Tanner EDA，熟練掌握S-Edit,T-Spice，和L-Edit模塊，通過大量實(shí)驗(yàn)掌握CMOS邏輯門電路、CMOS觸發(fā)器、CMOS二進(jìn)制加法器電路

2、、CMOS計(jì)數(shù)器、CMOS移位寄存器、CMOS數(shù)字乘法器以及CMOS算術(shù)邏輯單元（ALU）的設(shè)計(jì)、仿真與版圖繪制，能從事集成電路工作。三、實(shí)驗(yàn)課程的內(nèi)容和要求序號(hào)項(xiàng)目名稱所需學(xué)時(shí)內(nèi) 容 提 要項(xiàng)目要求實(shí)驗(yàn)類型必開選開實(shí)驗(yàn)一CMOS邏輯門電路的設(shè)計(jì)與仿真2熟練掌握和應(yīng)用集成電路設(shè)計(jì)軟件Tanner EDA中的S-Edit與T-Spice模塊對CMOS與非門、或非門電路進(jìn)行原理圖編輯與電路靜態(tài)動(dòng)態(tài)仿真。演示實(shí)驗(yàn)二CMOS邏輯門電路的版圖繪制2熟練掌握和應(yīng)用集成電路設(shè)計(jì)軟件Tanner EDA中的L-Edit模塊對CMOS與非門、或非門電路進(jìn)行版圖設(shè)計(jì)與驗(yàn)證。演示實(shí)驗(yàn)三CMOS觸發(fā)器的設(shè)計(jì)與仿真2熟

3、練掌握和應(yīng)用集成電路設(shè)計(jì)軟件Tanner EDA中的S-Edit與T-Spice模塊對CMOS觸發(fā)器進(jìn)行原理圖編輯與電路靜態(tài)動(dòng)態(tài)仿真。驗(yàn)證實(shí)驗(yàn)四CMOS觸發(fā)器的版圖繪制2熟練掌握和應(yīng)用集成電路設(shè)計(jì)軟件Tanner EDA中的L-Edit模塊對CMOS觸發(fā)器進(jìn)行版圖設(shè)計(jì)與驗(yàn)證。驗(yàn)證實(shí)驗(yàn)五CMOS二進(jìn)制加法器電路的設(shè)計(jì)與仿真2熟練掌握和應(yīng)用集成電路設(shè)計(jì)軟件Tanner EDA中的S-Edit與T-Spice模塊對CMOS加法器進(jìn)行原理圖編輯與電路靜態(tài)動(dòng)態(tài)仿真。設(shè)計(jì)實(shí)驗(yàn)六CMOS二進(jìn)制加法器電路的版圖繪制2熟練掌握和應(yīng)用集成電路設(shè)計(jì)軟件Tanner EDA中的L-Edit模塊對CMOS加法器進(jìn)行版圖

4、設(shè)計(jì)與驗(yàn)證。設(shè)計(jì)實(shí)驗(yàn)七CMOS十六進(jìn)制計(jì)數(shù)器的設(shè)計(jì)與仿真2熟練掌握和應(yīng)用集成電路設(shè)計(jì)軟件Tanner EDA中的S-Edit與 T-Spice模塊對CMOS計(jì)數(shù)器進(jìn)行原理圖編輯與電路靜態(tài)動(dòng)態(tài)仿真。創(chuàng)新實(shí)驗(yàn)八CMOS十六進(jìn)制計(jì)數(shù)器的版圖繪制2熟練掌握和應(yīng)用集成電路設(shè)計(jì)軟件Tanner EDA中的L-Edit模塊對CMOS計(jì)數(shù)器進(jìn)行版圖設(shè)計(jì)與驗(yàn)證。創(chuàng)新實(shí)驗(yàn)九CMOS移位寄存器的設(shè)計(jì)與仿真2熟練掌握和應(yīng)用集成電路設(shè)計(jì)軟件Tanner EDA中的S-Edit與T-Spice模塊對CMOS移位寄存器進(jìn)行原理圖編輯與電路靜態(tài)動(dòng)態(tài)仿真。設(shè)計(jì)實(shí)驗(yàn)十CMOS移位寄存器的版圖繪制2熟練掌握和應(yīng)用集成電路設(shè)計(jì)軟件T

5、anner EDA中的L-Edit模塊對CMOS移位寄存器進(jìn)行版圖設(shè)計(jì)與驗(yàn)證。設(shè)計(jì)實(shí)驗(yàn)十一CMOS數(shù)字乘法器的設(shè)計(jì)與仿真2熟練掌握和應(yīng)用集成電路設(shè)計(jì)軟件Tanner EDA中的S-Edit與T-Spice模塊對CMOS乘法器進(jìn)行原理圖編輯與電路靜態(tài)動(dòng)態(tài)仿真。綜合實(shí)驗(yàn)十二CMOS數(shù)字乘法器的版圖繪制2熟練掌握和應(yīng)用集成電路設(shè)計(jì)軟件Tanner EDA中的L-Edit模塊對CMOS乘法器進(jìn)行版圖設(shè)計(jì)與驗(yàn)證。綜合實(shí)驗(yàn)十三CMOS算術(shù)邏輯單元（ALU）的設(shè)計(jì)與仿真2熟練掌握和應(yīng)用集成電路設(shè)計(jì)軟件Tanner EDA中的S-Edit與T-Spice模塊對CMOS算術(shù)邏輯單元進(jìn)行原理圖編輯與電路靜態(tài)動(dòng)態(tài)仿真。綜合實(shí)驗(yàn)十四CMOS算術(shù)邏輯單元（ALU）的版圖繪制2熟練掌握和應(yīng)用集成電路設(shè)計(jì)軟件Tanner EDA中的L-Edit模塊對CMOS算術(shù)邏輯單元進(jìn)行版圖設(shè)計(jì)與驗(yàn)證。綜合四、課程考核（1）實(shí)驗(yàn)報(bào)告的撰寫要求：實(shí)驗(yàn)報(bào)告字跡工整，圖表清洗，其組成主要包括A.學(xué)生姓名與學(xué)號(hào)； B. 實(shí)驗(yàn)編號(hào)與實(shí)驗(yàn)題目； C.實(shí)驗(yàn)?zāi)康囊?；D.上機(jī)實(shí)驗(yàn)軟硬件設(shè)備；E.實(shí)驗(yàn)內(nèi)容展現(xiàn)和結(jié)果分析；F.體會(huì)和心得。字?jǐn)?shù)不少于500字。每個(gè)實(shí)驗(yàn)報(bào)告上均需任課老師簽名；（2）實(shí)驗(yàn)報(bào)告：4次； （3）考核及成績評定：實(shí)