【精編匯總版】基于PCIEXPRESS實時視頻采集系統(tǒng)的設(shè)計合集

1、【精編匯總版】基于PCIEXPRESS實時視頻采集系統(tǒng)的大綱合集】9/9【精編匯總版】基于PCIEXPRESS實時視頻采集系統(tǒng)的設(shè)計合集科技論文【精品論文】基于PCI ExPress實時視頻采集系統(tǒng)的大綱視頻采集系統(tǒng)在產(chǎn)業(yè)局限應(yīng)用普及，隨著多媒體技術(shù)的快速 開展，對視頻采集、措置方案和傳輸性能的要求也不竭提高，如 高釆集速度、低功耗、抗干擾性、實時性及擴(kuò)展性等。這里 提出了以Virtex-5為核心，由ADV7188為視頻解碼器， PCIExpress為傳輸總線組成的集視頻采集、壓縮、傳輸于一 體的多功能視頻措置方案系統(tǒng)。該系統(tǒng)可以實現(xiàn)實時海量傳輸多 路數(shù)字視頻。Virtex-6撐持的PCI E

2、xpress的x 1通道的傳 輸率已達(dá)3. 2Gb/s。由于該系統(tǒng)大綱體積小、功耗低且滿足工況要求，可應(yīng)用于 大眾場所、工廠和井下作業(yè)等需多點遠(yuǎn)距離監(jiān)控環(huán)境較卑劣 場所。1 PCI Express總線簡介PCI Express是一種主流的串行尺度，它是2002年問世的第 三代I/O互聯(lián)技術(shù)，為從PCI到PCIX提供了一條升級路徑。 PCI Express是PC財富的尺度互聯(lián)技術(shù)，具有可升級本事， 可擴(kuò)展的功能集，很強(qiáng)的市場適應(yīng)本事和低成本等特性，其 高速串行尺度能以每條通道2. 5 Gb/s的線速舉行雙向通信, 分層數(shù)據(jù)包的架構(gòu)有助于模塊化大綱。通過更龐大的升級就 能實現(xiàn)帶寬増強(qiáng)(高達(dá)80 G

3、B)1、2、4、8、16和32條 通道。PCI Express的先進(jìn)功能，比如可靠性、電源管理和 熱插拔，借助虛擬通道、業(yè)務(wù)品級和服務(wù)質(zhì)量(QoS)等特性 撐持下一代三維/多媒體業(yè)務(wù)。2系統(tǒng)硬件大綱該系統(tǒng)大綱采用視頻解碼器+FPGA,其功能是接收PAL等制 式模擬視頻信號，轉(zhuǎn)換為滿足ITU-R BU. 656格式的數(shù)字信 號，將多路視頻打包，經(jīng)PCI Express總線傳輸?shù)奖P算機(jī)。這里采用ADV7188來采集PAL制式的視頻信號，Videx-5的 I2C總線操作器通過I2C總線來對其舉行配置和操作。選用Virtex-5系列中的XC5-VFX30T,此器件具有強(qiáng)大的措置方案能 力和豐盛的外部設(shè)

4、備接口，能滿足各種差異應(yīng)用環(huán)境的操作 與圖像輸出必要。Virtex-5器件具有視頻措置方案IP核，可以 按照使用要求配置，同時具有PCI Express. PPC440等IP 核，PPC440在667MHz的時鐘主頻下，數(shù)字措置方案本事可抵達(dá) 1600DMI/S,內(nèi)部具有 256 KB 的 SRAM。Virtex-5 具有 2 條 12c接口，多達(dá)8條（32 bit）具有主控器的外設(shè)總線接口， 撐持外部、內(nèi)部和內(nèi)存間的DMA方式，2條10/100/100 Mb/s半或全雙工以太網(wǎng)接口 ,圖1為該系統(tǒng)設(shè) 計硬件道理框圖。*貴與I rI舞限證而蕨I衿第U史力礬尤I FCI7EF撿 1EIW什1 G

5、T? I圖I泉燒疆件逹身裾罔3次要組成部份的道理實現(xiàn)3. 1視頻采集措置方案電路3. 1. 1視頻解碼器選型在選擇視頻解碼器時，次要考慮功能、性能、尺寸、性價比 及低功耗等方面，故選擇了 ADV7188型視頻解碼器件.該器 件具有以下特性：可以自動檢測到 NTSC-M/J/4. 43, PAL-M/N/B/G/H/I/D 和 SECAM制式信號的輸入；單一時鐘28. 636 36 MHz; 4路模 擬視頻12位AD采集；5線自適應(yīng)梳狀濾波；低落數(shù)字噪聲；集成有自適應(yīng)白電平峰值的自動增益操作 器；具有鎖定較弱的、噪聲和不平穩(wěn)視頻源的大綱；12路模 擬輸入通道；輸入視頻信號幅度，為0. 5-1.

6、5 V;在沒有 輸入視頻信號情況下可以自行發(fā)作行場同步信號；亮度帶寬 邊緣增強(qiáng)是可編程的；色調(diào)、斗勁度、亮度、飽和度可編程; YCbCr以20/16/10/8位4： 2： 2方式輸出；撐持產(chǎn)業(yè)尺度的 12c接口；電源為+3. 3 V, 1. 8 V;下電模式；采用80引 腳，無鉛的LQFP封裝；工作溫度為-40+85C。3. 1. 2視頻采集電路工作道理視頻采集電路是以為ADV7188為核心，采集多路的PAL. NTSC 或SECAM制式模擬視頻信號，具有增強(qiáng)較弱的模擬視頻信號， 可舉行降噪措置方案和提高數(shù)字視頻信號質(zhì)量的功能。AD7188 的具體電路可參見ADV7188的器件手冊。由于ADV

7、7188對電 源要求較高，該系統(tǒng)大綱對電源舉行拒卻、去耦、低頻濾波等措置方案。為了普及應(yīng)用，這里采用頻次為28. 636 36 MHz 的石英晶體諧振器，頻差為20 ppm。圖2為視頻平裝的晶 振電路。圖2極蘋果集的晶際電路憑證PCB布線，Cstray凡是為23pF, ADV7188器件管腳到 電源地的電容值Cpg為4 pF,石英晶體諧振器的負(fù)載電容 Cload 為 15 pF.由 Cl= C2=2(Cload-Cstray)-Cpg 可盤算出 C1和C2的電容值為24 pF,按照E12系列的優(yōu)選值，選取 電容值為22pF.大綱中操作ADV7188的下電模式，當(dāng)此片沒有模擬視頻輸入 或不需工作

8、時，將其下電，其功耗將由工作時的0. 6W降 到1 mW左右，能極大她減少系統(tǒng)待機(jī)功耗。43. 1. 3視頻采集電路的配置在FPGA內(nèi)大綱I2C總線操作器，配置為和視頻解碼器I2C 接口時鐘分歧的接口總線。通過FPGA上電配置，抵達(dá)對FPGA內(nèi)的FIFO初始化，初始化數(shù)據(jù)為視頻采集電路的配置數(shù)據(jù), 配置數(shù)據(jù)見表格模板L 1ThJ Qwiayung data of vMeo gfttbcrfac drcsU地址數(shù)招（二進(jìn)*00X00(00000000X01100000000X03000010000X04)00001(X10X07000000000X08loooaioo0X09I000C00QOX

9、OA.000000000X0B00000000OXOC000U0IU0X00 O0O11H1O3. 2 FPGA3. 2. 1 FPGA器件選型FPGA型號的選擇次要基于以下方面考慮：具有PCIExpress 總線；通道不低于x8;具有嵌入式微措置方案器；契合的I/O 管腳數(shù)和資源，撐持所需的電平尺度；具有較低的功耗；合 適的性價比,因此，選擇Xilinx公司的Virtex-5系列的XC5VFX3-0T,封 裝為FF665 PCI Express總線；具有PowerPC440嵌入微處 理器。配置芯片選用容量為1 GB的CF卡。3.2. 2 FPGA的性能和資源1）時鐘資源32條全局時鐘總線，對

10、整個器件上的所有資源 舉行時鐘操作，且可以驅(qū)動邏輯信號；2）時鐘管理技術(shù) 時鐘去歪斜、頻次剖析、相移和動態(tài)重配 置等功能； 443）鎖相環(huán)作為廣譜頻次的頻次剖析器，而且與CMT的DCM配 合作為外部或內(nèi)部時鐘的發(fā)抖濾波器；4）BLOCK RAM 2 448 Kb,可配置為 RAM、雙口 RAM 和 FIFO 等，且其內(nèi)容可以初始化；5）可配置邏輯塊 實現(xiàn)組合邏輯和時序邏輯的次要資源；6）SelectI0資源 可撐持品種單一的尺度接口。包括輸出強(qiáng) 度和斜率的可編程操作以及實現(xiàn)數(shù)控阻抗的片上終端；7）SelectI0邏輯資源 包括組合輸入/輸出、三態(tài)輸出操作、 存放輸入/輸出、存放三態(tài)輸出操作、D

11、DR輸入/輸出和DDR 輸出三態(tài)操作；,8)低級Select 10邏輯資源 輸入串并轉(zhuǎn)換和輸出并串轉(zhuǎn)換；9)DSP 邏楫片 64 個 550 MHz DSP48E slice,每個 DP48E 包 括1個28x18的乘法器、1個加法器和1個累加器。操作 Xilinx ISE的FPGA Edit也可察看FPGA的內(nèi)部布局。3. 3數(shù)據(jù)緩存，由于PCI Express的總線波特率為2. 5 Gbps,遠(yuǎn)大于1路 采集后的數(shù)字視頻信號。當(dāng)視頻數(shù)據(jù)經(jīng)并行總線傳入FPGA 內(nèi)，通過配置為異步輸入輸出的FIFO舉行數(shù)據(jù)緩存，提高 總線使用恪守。如果PCI Express總線為X 1通道，PAL制 式視頻轉(zhuǎn)

12、換為常用的8位4： 2： 0的YUV格式數(shù)字視頻，按 照PCIExpress總線傳輸有效數(shù)據(jù)L 62 Gb/s盤算，理論上 可以傳輸36路。3. 4 FCI Express 接口 實現(xiàn)操作具有PCI Express的FPGA來大綱，選用Xilinx公司的 Virtex-5 LXT 系列的 FPGA,操作其內(nèi)的 PCI Express IP 核 舉行大綱，完成功能如下：用戶接口的當(dāng)?shù)劓溌烦蓭涌冢?64位數(shù)據(jù)總線寬度與3位提醒總線；包化接口，帶用于標(biāo)志 包的幀起始(SOF)和幀竣事(EOF);傳輸和接收偏向用戶接口 的包中斷特性；幀錯誤檢測撐持；多通道配置撐持：x 1.X 2. X4和x8;這里

13、通道配置為X1；每通道1. 62 Gb/s或更高的吞吐量；操作集成端點模塊中的自動協(xié)商功能，可 以在某些通道不能工作時使大綱使用較低的帶寬；物理層中 使用的8B/10B解碼和解碼.此規(guī)劃方案雖開舉事度大、周期長, 但具有外電路圍龐大，硬件成本低，大綱靈活、集成度高且 易升級等特點。其接口電路如圖3所示。南3陽取PE接口電造3. 5時鐘本大綱必要4個時鐘信號，其中視頻解碼信號的時鐘栗求最 高，時鐘精度必需在50 ppm以內(nèi)，其次為PCI Express 總線工作的時鐘頻次。在FPGA內(nèi)對時鐘信號舉行了 DCM和 PLL措置方案，完成了對時鐘信號的去歪斜、相移和頻次剖析等 功能。3. 6 Flas

14、h 和 DDRSDRAM為使大綱具有靈活性、擴(kuò)展性和升級性，預(yù)留了 Flash和 SDRAM來存儲步驟和運(yùn)行步驟，滿足智能性和易于以太網(wǎng)遠(yuǎn) 程操作等要求。3.7以太網(wǎng)接口電路通過FPGA+PHY+變壓器組成以太網(wǎng)接口電路，可以用此接口 加載步驟，也可用此接口和互聯(lián)網(wǎng)毗鄰。操作XILINX公司 的FPGA開拓軟件ISE,通過FPGA內(nèi)IP核按照TriMode Ethernet MAC 舉行。3.8 DMA傳輸本大綱采用DMA方式舉行數(shù)據(jù)內(nèi)部傳輸。數(shù)字視頻信號經(jīng)并 行總線傳入FPGA內(nèi)，通過FIFO舉行數(shù)據(jù)緩存，經(jīng)DMA方式, 通過PCI Express傳給盤算機(jī)。3.9 FPGA配置規(guī)劃方案Vi

15、rtex-5 的配置規(guī)劃方案采用 System ACE (System Advandced Configuration Eviroment)中的 System ACE，CF (CompactFlash). System ACE 使用 CF 存儲卡保存數(shù)據(jù)， 通過System ACE扌空制器把靖攵據(jù)配置至U FPGA中。System ACE CF 使用 容量為 1 GB 的 CompaetFlash 卡，System ACE CF 是 預(yù)制的配置規(guī)劃方案，不需編寫任何步驟，只需龐大的調(diào)試便可。此規(guī)劃方案把舊的、用于調(diào)試的版本和新版本都裝入到同一塊CF 卡中，縮短了研發(fā)周期，便于維修排故，同時把應(yīng)

16、用軟件、 產(chǎn)物附帶的剖析書等保存到此CF卡中，系統(tǒng)升級可改換CF 卡、在系統(tǒng)編程和通過Internet舉行遠(yuǎn)程升級。3. 10電源的大綱板上必要電源有+3. 3、+2. 5、+1. 8和+1. 2 V共5種。其中+ 3. 3 V電源為外部輸入，約20W; +1. 8 V提供給FPGA 和ADV7188的二次電源，其他為提供給FPGA的二次電源.+3. 3V電源為電源層，提供給FPGA的+2. 5V、+1. 8 V和 + 1. 2V為電源層朋分。提供給ADV7188的+1. 8V電源電流 按照0. 5A大綱，實際典型值為100mA。去耦電容和對應(yīng)的 元器件同層放置，減少過孔的影響。3. 11 P

17、CB 大綱PCB布線遵循信號完整性的大大綱求。PCB共10層，起首設(shè) 計電源層和地層，其中電源層2層，地平面4層，對稱分布。 除以太網(wǎng)變壓器外其他所有工作電源的地為一個地，保證地 平面的完整性。由于PCI Express總線為2. 5Gb/s,對Virtex-5引腳分配時, 使PCI Express的引腳在其內(nèi)的布線盡概略的短，在PCB的 布局時使Virtex-5靠近PCI Express總線接口的電毗鄰器，差分線對的實際長度不大于30 mm. PCB布線時要嚴(yán)格操作 差分線對的長度差，為了防止信號往返的耽誤不超越其上升 時間，導(dǎo)致過沖和振鈴發(fā)作，PCB布線憑證PCI Express信 號的特

18、性，定義差分對長度差不超越1mm,實際布線成果不 超越0. 2 mmo PCB上的差分阻抗為(10010)Q,契合PCIExpress尺度單端阻抗為(50 10) Q的要求。 3. 12操作系統(tǒng)本大綱中的FPGA具有PPC440核，采用實時多任務(wù)操作系統(tǒng) (Vxworks),憑證實際使用要求，從Vxworks系統(tǒng)內(nèi)核(wind) 的任務(wù)管理、通信機(jī)制、系統(tǒng)配置、系統(tǒng)接口幾個方面舉行 大綱，保證系統(tǒng)的平靜性和可靠性。本大綱已具有成熟的 Vxworks操作系統(tǒng)。3. 13FPGA的調(diào)試FPGA的開拓包括過程管理與大綱輸入、仿真、綜合、約束、 實現(xiàn)、布局布線與配置調(diào)試，其中FPGA的調(diào)試占用大綱周 期的80%左右。ISE附帶的低級組件，包括在線調(diào)試* (ChipScope Pro) 平面布局規(guī)劃器(PlanAhead).時序剖析 器(Timing Analyzer).布局規(guī)劃器(FloorAhead)、底層編 輯器(FPGA Edi tor).和功耗剖析器(Xpower),以及第三方 軟件Model Sim,有效地使用相應(yīng)器材，加速了大綱進(jìn)程，避免從頭大綱，有效提高大綱出產(chǎn)力，并顯著提高大綱性能, 低落功耗后將低落系統(tǒng)的整體成本。4采集、傳輸和考證視