5種主流射頻制造工藝

1、半導體材料可以分為元素半導體和化合物半導體兩大類，元素半導體指硅、鍺單一元素形成的半導體，化合物指砷化鎵、 磷化銦等化合物形成的半導體。砷化鎵的電子遷移速率比硅高5.7 倍，非常適合用于高頻電路。砷化鎵組件在高頻、高 功率、高效率、低噪聲指數(shù)的電氣特性均遠超過硅組件，空乏型砷化鎵場效晶體管(MESFET )或高電子遷移率晶體管 (HEMT/PHEMT),在3 V電壓操作下可以有80 %的功率增加效率(PAE: power addedefficiency)，非常的適用于高層(high tier)的無線通訊中長距離、長通信時間的需求。砷化鎵元件因電子遷移率比硅高很多，因此采用特殊的工藝，早期為ME

2、SFET金屬半導體場效應晶體管，后演變?yōu)镠EMT (高速電子遷移率晶體管)，pHEMT(介面應變式高電子遷移電晶體)目前則為HBT (異質 接面雙載子晶體管)。異質雙 極晶體管(HBT)是無需負電源的砷化鎵組件，其功率密度(power density)、電流推動能力(current drive capability) 與線性度(linearity)均超過FET，適合設計高功率、高效率、高線性度的微波放大器，HBT為最佳組件的選擇。而HBT 組件在相位噪聲，高gm、高功率密度、崩潰電壓與線性度上占優(yōu)勢，另外它可以單電源操作，因而簡化電路設計及次系 統(tǒng)實現(xiàn)的難度，十分適合于射頻及中頻收發(fā)模塊的研制

3、，特別是微波信號源與高線性放大器等電路。砷化鎵生產方式和傳統(tǒng)的硅晶圓生產方式大不相同，砷化鎵需要采用磊晶技術制造，這種磊晶圓的直徑通常為4-6 英寸， 比硅晶圓的 12 英寸要小得多。磊晶圓需要特殊的機臺，同時砷化鎵原材料成本高出硅很多，最終導致砷化鎵成品 IC 成 本比較高。磊晶目前有兩種，一種是化學的MOCVD, 種是物理的MBE。SiGe1980年代IBM為改進Si材料而加入Ge,以便增加電子流的速度，減少耗能及改進功能，卻意外成功的結合了 Si與 Ge。而自98年IBM宣布SiGe邁入量產化階段后，近兩、三年來，SiGe已成了最被重視的無線通信IC制程技術之一。 依材料特性來看， Si

4、Ge 高頻特性良好，材料安全性佳，導熱性好，而且制程成熟、整合度高，具成本較低之優(yōu)勢，換 言之，SiGe不但可以直接利用半導體現(xiàn)有200mm晶圓制程，達到高集成度，據(jù)以創(chuàng)造經(jīng)濟規(guī)模，還有媲美GaAs的高 速特性。隨著近來IDM大廠的投入，SiGe技術已逐步在截止頻率(fT)與擊穿電壓(Breakdown voltage)過低等問題獲得 改善而日趨實用。目前，這項由IBM所開發(fā)出來的制程技術已整合了高效能的SiGe HBT(Heterojunction Bipolar Transistor)3.3V及 0.5“m的CMOS技術，可以利用主動或被動組件，從事模擬、RF及混合信號方面的配置應用。Si

5、Ge既擁有硅工藝的集成度、良率和成本優(yōu)勢，又具備第3到第5類半導體(如砷化鎵(GaAs)和磷化銦(InP)在速度 方面的優(yōu)點。只要增加金屬和介質疊層來降低寄生電容和電感，就可以采用SiGe半導體技術集成高質量無源部件。此 外，通過控制鍺摻雜還可設計器件隨溫度的行為變化。SiGe BiCMOS工藝技術幾乎與硅半導體超大規(guī)模集成電路(VLSI) 行業(yè)中的所有新技術兼容，包括絕緣體硅(SOI )技術和溝道隔離技術。 不過硅鍺要想取代砷化鎵的地位還需要繼續(xù)在擊穿電壓、截止頻率、功率消耗方面努力。RF CMOSRF CMOS工藝可分為兩大類：體硅工藝和SOI (絕緣體上硅)工藝。由于體硅CMOS在源和漏

6、至襯底間存在二極管效應， 造成種種弊端，多數(shù)專家認為采用這種工藝不可能制作高功率高線性度開關。與體硅不同，采用SOI工藝制作的RF開 關，可將多個FET串聯(lián)來對付高電壓，就象GAAS開關一樣。盡管純硅的CMOS制程被認為僅適用于數(shù)字功能需求較多的設計，而不適用于以模擬電路為主的射頻IC設計，不過歷經(jīng)十幾年的努力后，隨著CMOS性能的提升、晶圓代工廠在0.25mm以下制程技術的配合、以及無線通信芯片整合趨勢 的引領下，RF CMOS制程不僅是學界研究的熱門課題，也引起了業(yè)界的關注。采用RF CMOS制程最大的好處，當然是可 以將射頻、基頻與存儲器等組件合而為一的高整合度，并同時降低組件成本。但是

7、癥結點仍在于RF CMOS是否能解決高 噪聲、低絕緣度與 Q 值、與降低改善性能所增加制程成本等問題，才能滿足無線通信射頻電路嚴格的要求。目前已采用RF CMOS制作射頻IC的產品多以對射頻規(guī)格要求較為寬松的Blue too th與WLAN射頻IC,例如CSR、Oki、 Broadcom 等 Bluetooth 芯片廠商皆已推出使用 CMOS 制造的 Bluetooth 傳送器；英特爾公司宣布已開發(fā)出能夠支持當 前所有Wi-Fi標準（802.11a、b和g）并符合802.11n預期要求的全CMOS工藝直接轉換雙頻無線收發(fā)信機原型，包括 了 5GHz的PA，并輕松實現(xiàn)了發(fā)送器與接收器功能的分離。

8、而Atheros、Envara等WLAN芯片廠商也在最近推出全CMOS 制程的多模WLAN（.11b/g/a）射頻芯片組。手機用射頻IC規(guī)格非常嚴格，但是堅冰已經(jīng)被打破。Silicon Labs最先以數(shù)字技術來強化低中頻至基頻濾波器及數(shù) 字頻道選擇濾波器功能，以降低CMOS噪聲過高的問題所生產的Aero低中頻GSM/GPRS芯片組，英飛凌立刻跟進，也 大量推出RF CMOS工藝的產品，而高通在收購Berkana后，也大力采用RF CMOS工藝，一批新進射頻廠家無一例外都 采用RF CMOS工藝，甚至是最先進的65納米RF CMOS工藝。老牌的飛利浦、FREESCALE、意法半導體和瑞薩仍然堅持

9、 用傳統(tǒng)工藝，主要是SiGe BiCMOS工藝，諾基亞仍然大量使用意法半導體的射頻收發(fā)器。而歐美廠家對新產品一向保守， 對RF CMOS缺乏信任，但是韓國大廠三星和LG還有中國廠家夏新和聯(lián)想，在成本壓力下，大量采用RF CMOS工藝的收 發(fā)器。目前來看，缺點可能是故障率稍高和耗電稍大，并且需要多塊芯片，增加設計復雜程度。但仍在可忍受的范圍內其他應用領域還包括汽車的安全雷達系統(tǒng)，包括用于探測盲區(qū)的24GHz雷達以及用于提供碰撞警告或先進巡航控制的 77GHz雷達；IBM在此領域具備領導地位，2005年推出的第四代SIGE線寬有0.13微米。Ultra CMOSSOI的一個特殊子集是藍寶石上硅工藝

10、，在該行業(yè)中通常稱為Ultra CMOS。藍寶石本質上是一種理想的絕緣體， 襯底下的寄生電容的插入損耗高、隔離度低。Ultra CMOS能制作很大的RF FET，對厚度為150225p m的正常襯 底，幾乎不存在寄生電容。晶體管采用介質隔離來提高抗閂鎖能力和隔離度。為了達到完全的耗盡工作，硅層極 薄至1000A。硅層如此之薄，以致消除了器件的體端，使它成為真正的三端器件。目前，UltraCMOS是在標準6寸 工藝設備上生產的，8寸生產線亦已試制成功。示范成品率可與其它CMOS工藝相媲美。盡管單個開關器件的BVDSS相對低些，但將多個FET串聯(lián)堆疊仍能承愛高電壓。為了確保電壓在器件堆上的合理 分

11、壓，F(xiàn)ET至襯底間的寄生電容與FET的源與漏間寄生電容相比應忽略不計。當器件外圍達到毫米級使總電阻較 低時，要保證電壓的合理分壓，真正的絕緣襯底是必不可少的。Peregrine公司擁有此領域的主要專利，采用Ultra CMOS工藝將高Q值電感和電容器集成在一起也很容易。線 卷Q值在微波頻率下能達到50。超快速數(shù)字電路也能直接集成到同一個RF芯片上。該公司推出PE4272和PE4273 寬帶開關例證了 UltraCMOS的用處（見圖）。這兩個75Q器件設計用于數(shù)字電視、PC TV、衛(wèi)星直播電視機頂盒和 其它一些精心挑選的基礎設施開關。采用單極雙擲格式，它們是PIN二極管開關的很好的替代品，它們可

12、在改善 整體性能的同時大大減少了元器件的數(shù)量。兩個器件1GHz時的插入耗損僅為0.5dB、P1dB壓縮率為32dBm、絕緣度在1GHz時高達44dB。兩種器件在3V時 靜態(tài)電流僅為8p A、ESD高達2kV。PE4273采用6腳SC-70封裝，絕緣值為35dB。PE4272采用8腳MSOP封裝，絕緣值為44dB。10K訂購量時，PE4272和PE4273的價格分別為0.45和0.30美元。和Peregrine公司有合作關系的日本沖電氣也開發(fā)了類似產品，沖電氣稱之為SOS技術，SOS技術是以“UTSi” 為基礎開發(fā)的技術?！癠TSi”技術是由在2003年1月與沖電氣建立合作關系的美國派更半導體公

13、司(Peregrine Semiconductor Corp.)開發(fā)的。在藍寶石底板上形成單晶硅薄膜，然后再利用CMOS工藝形成電路。作為采用具 有良好絕緣性的藍寶石的SOS底板，與硅底板和SOI (絕緣體上硅)底板相比，能夠降低在底板上形成的電路耗 電量。沖電氣開發(fā)的RF開關的耗電電流僅為15“A (電源電壓為2.53V)，與使用GaAs材料的現(xiàn)有RF開關相 比，耗電量降到了約 1/5。Si BiCMOS以硅為基材的集成電路共有Si BJT(Si-Bipolar Junction Transistor)、Si CMOS、與結合Bipolar與CMOS特性的Si BiCMOS(Si Bipol

14、ar Complementary MetalOxide Semiconductor)等類。由于硅是當前半導體產業(yè)應用最為成熟的材料, 因此，不論在產量或價格方面都極具優(yōu)勢。傳統(tǒng)上以硅來制作的晶體管多采用BJT或CMOS，不過，由于硅材料沒有半 絕緣基板，再加上組件本身的增益較低，若要應用在高頻段操作的無線通信IC制造，則需進一步提升其高頻電性，除 了要改善材料結構來提高組件的fT,還必須藉助溝槽隔離等制程以提高電路間的隔離度與Q值，如此一來，其制程將 會更為復雜，且不良率與成本也將大幅提高。因此，目前多以具有低噪聲、電子移動速度快、且集成度高的Si BiCMOS制程為主。而主要的應用則以中頻模

15、塊或低層 的射頻模塊為主，至于對于低噪聲放大器、功率放大器與開關器等射頻前端組件的制造仍力有未逮。BiCMOS 2007-06-02 12:36 翻BiCMOS技術是將單、雙極兩種工藝合適地融合在一起的技術，但這絕不是簡單、機械地摻和在一起，很多工藝可以一 塊兒或設法結合在一起做。目前BiCMOS工藝主要有兩種：一是以CMOS為基礎的BiCMOS工藝，這種工藝對保證 CMOS器件的性能較為有利；二是以雙極工藝為基礎的BiCMOS工藝，這種工藝比較張揚BJT器件的性能。圖1是以 CMOS為基礎的0.8“m BiCMOS 器件的縱向剖面圖。BiCMOS-C型是只使用少數(shù)雙極性晶體管來驅動長線一輸出

16、緩存器，而BiCMOS-E型則主要是以ECL技術為主， 用CMOS晶體管做為大型存儲部件。這兩種類型的BiCMOS由于需要將雙極性晶體管和MOSFET (金屬氧化半導體 場效應晶體管)集成于同一芯片，生產工藝復雜，比制造同種復雜程序的CMOS器件花費要高，它的成功與否將取決 于CMOS、GaAs在其各自應用領域取得成功的程度。BiCMOS-E性能不及GaAs與純ECL技 術，因此在高檔應用 場合性能不能與GaAs與純ECL相抗衡。另一方面，BiCMOS的價格又不如CMOS便宜，因此，BiCMOSC必須爭 取在價格上接近于CMOS，而在性能上又要能趕上GaAs技術。由圖1可見，以外延雙阱CMOS

17、工藝為基礎，在N阱內增加了 N+埋層和集電極接觸深N+注入(圖中左邊BJT)， 以減少BJT器件的集電極串聯(lián)電阻阻值，降低飽和管壓降；用P+區(qū)(或N +區(qū))注入制作基區(qū)；發(fā)射區(qū)采取多晶硅摻 雜形式，與MOS器件的柵區(qū)摻雜形式一致，制作多晶硅BJT器件。因此這種高速BiCMOS制造工藝原則上不需要增 加其它的重要工序。以雙極工藝為基礎的BiCMOS工藝目前在國外，先進的雙極工藝一旦被開發(fā)出來，就被用于BiCMOS工藝。以雙極工藝為基礎的BiCMOS工藝即為 一例，這種工藝的BiCMOS既顧全了 CMOS器件，使其與純CMOS工藝中的器件相比性能毫不遜色；同時又兼顧了 BJT器件，使其與新的純雙極

18、工藝中的器件不相上下。這種工藝是在雙阱CMOS工藝中加上精心設計的4張版圖來制作BJT器件的。該BiCMOS工藝中BJT器件的外 基區(qū)和PMOS管的源、漏區(qū)同時形成，BJT器件的發(fā)射區(qū)可與NMOS管的源、漏區(qū)同時形成。所制作的BiCMOS器 件縱向剖面圖如圖2所示。(2)高速BiCMOS電路制作工藝和微細加工技術的特殊考慮雙阱結構中的阱結構尺寸及其埋層對BiCMOS電路來說，需要仔細研究CMOS阱和BJT器件的集電極的工藝要求。一個主要的工藝設計折衷方案涉 及到外延層和阱的輪廓特性。對于BJT器件，一方面集電極-發(fā)射極之間的反向擊穿電壓U (BR) CEO、集電極電阻 和電容，以及生產工藝的可

19、控制性決定了外延層的最低厚度；另一方面，如果外延層太厚，特征頻率fT就會下降而集 電極電阻RC值就會增大。對于MOS器件，在制作PMOS器件時使用N+埋層就要求外延層必須足夠厚，以避免過大 的結電容和PMOS器件的背偏置體效應(back-bias body effect)。雙阱結構中的N阱不僅影響PMOS器件，而且也可作為NPN型BJT器件的集電極。因此，除了應充分保證CMOS 器件的性能以外，N阱摻雜既要足夠重以防止Kirk效應(Kirk effect)，同時又應足夠輕，以增高BJT器件的U (BR) CEO。外延層與自摻雜在兩種類型的埋層上生成輕摻雜的薄外延層，對外延沉積工藝來說是一種挑戰(zhàn)

20、。必須使在垂直和水平方向的兩種類 型雜質的自摻雜盡量地小，以避免在阱中需要過量的反摻雜。3）利用雜質離子注入降低MOS器件閾值電壓在PMOS器件的溝道區(qū)通過硼離子注入調節(jié)，降低其閾值電壓；制作NMOS器件溝道區(qū)時注入磷離子，不僅可使 NMOS器件的閾值電壓分散性大為減小，而且還可減小N阱同P型襯墊的摻雜濃度比值。這一技術意味著N阱區(qū)摻雜 濃度可以降低，因而NMOS器件的閾值電壓大為減小，結果使通信用BiCMOS電路 可在低電源電壓（3.3V）下工作。4）用硅柵自對準工藝減小交疊電容制作MOS器件時采用硅柵自對準（在柵下源、漏區(qū)極少擴展）工藝，使柵源和柵-漏擴散區(qū)的重疊大大減小，柵- 源及柵-漏

21、交疊電容相應地大為減小。這樣做有利于硅柵雙阱BiCMOS電路的工作速度得以提高。此外，硅柵自對準 工藝也可明顯減小設計同樣溝長的MOS器件所需要的版圖尺寸，因而芯片的集成度得到了提高（大約提高30%）。5）用高電阻率P型硅襯墊來提高工作速度BiCMOS器件應采用高電阻率P型硅襯墊，這樣既與CMOS、射極耦合邏輯電路（ECL）和砷化硅（GaAs）工藝 有良好的兼容性，又降低了 NMOS器件的結電容，有利于提高通信和信息處理用BiCMOS電路的速度。在總結的RFCMOS有讓人心動的性能縮放，而且與一些關注的變化（選配），如果噪音，自我增益，阻抗匹配，和布局的敏感 性，還可以在能力范圍同時優(yōu)化等特點

22、最小頻率，增益和力量。為了克服這些挑戰(zhàn)，有一些數(shù)字CMOS改進是必要的。首先是 一組模塊化高性能的設備，可以添加，如果一特定的應用程序需要它。為方便costperformance權衡和一體化，典型CMOS工 藝提供了一種與多種模塊化FET的套房氧化物和閾值電壓。過程改進的射頻/模擬應用傾向的關鍵無源器件組成像電感器件（布 局和厚電介質/金屬加在模塊），線性變容二極管，金屬絕緣層金屬（MIM）或邊緣電容，低電阻公差25。二是一種先進的設備 模型套件，捕獲高頻行為，幾何縮放，工藝偏差，和二階效應。最后是這些模型的集成商業(yè)設計工具，包括方案設計，參數(shù)化 單元布局，時域仿真，頻域模擬，混合信號模擬和寄

23、生參數(shù)提取。In summary RFCMOS has impressive performance gains with scaling, but also some concerns with variation （matching）, If noise, self-gain, impedance matching, and layout sensitivity and also in terms of the ability to simultaneously optimize characteristics such Fmin, gain and power. In order to

24、overcome these challenges, a number of enhancements to digital CMOS are needed. First is a set of modular high-performance devices that can be added if a particular application requires it. To facilitate costperformance trade-off and integration, typical CMOS processes provide a suite of modular FET

25、s with multiple oxides and threshold voltages. Process improvements for RF/Analog applications tend to consist of passives for critical devices like inductors （layouts and thick dielectric/metal addon module）, and linear varactors, metal-insulator-metal （MIM） or fringe capacitors, and low-tolerance

26、resistors 25.Secondis a suite of sophisticated device models that capture highfrequencybehavior, geometry scaling, process variation, and second-order effects. Last is the integration of these models with commercial design tools, including schematic design, parameterized cell layouts, time-domain si

27、mulation, frequency-domain simulation, mixed signal simulation, and parasitic extraction.CMOS since exploring the design spacewill take more time.CMOS的承諾是為大批量生產降低成本。增加的RFCMOS技術將數(shù)字技術提供了一個場效應管和先進的可擴展的RF模型及 設計的基礎設施無源器件大菜單。超寬帶技術的選擇將由重大影響的標準，系統(tǒng)架構，頻率規(guī)劃，以及電路除了設備級的性能 拓撲。這兩個新興的標準是MB的寬帶OFDM技術和DS。的MB - OFDM系統(tǒng)的

28、規(guī)格會相似，它們是低成本CMOS，包括放 寬的噪聲系數(shù)和相位噪聲的要求量身定做的藍牙。該模式1超寬帶的三月一日至四月8日GHz的頻率范圍內可降低復雜性的 模擬/射頻前端，實現(xiàn)決策的RFCMOS可能。但是，UWB產品覆蓋模式2千兆赫頻率范圍內的5月2號至十月六日，可能需要 硅鍺HBT技術。不過，SiGe雙極將直接合成的方法和多音生成方法的設備更好的選擇，因為更好的設備匹配來自兩極的CMOS 低的特點，在國家統(tǒng)計局虛假邊將成果。在10方法,SiGe BiCMOS工藝是一個更好的選擇，因為VCO是16 GHz和SiGe 雙極設計將是一個低的正交VCO和高頻分配器和國家統(tǒng)計局的電源解決方案?？焖偾袚Q時

29、間頻率合成器將在RFCMOS制難以 執(zhí)行。SiGe BiCMOS和最初的RFCMOS并存，但在對低成本單個SOC的長期是可取的。數(shù)據(jù)處理以MB許多類似OFDM 技術在移動電話，以及無線局域網(wǎng)，因此設計和方法的RFCMOS可以修改和重用。一個市場的快速增長，主張在一個多芯片解 決方案使用一個不太先進的節(jié)點來降低成本，SiGe BiCMOS工藝。較長的開發(fā)周期會更喜歡，因為設計空間探索將需要更多的 時間的 CMOS。The promise of CMOS is for reduced costs with large volume manufacturing. RFCMOS technology

30、will augment the digital technology providing a large menu of FETs and passive devices supported by sophisticated scalable RF models and design infrastructure. The technology choice for UWB will be heavily influenced by the standard, system architecture, frequency planning, and circuit topology in a

31、ddition to device-level performance. The two emerging standards are MB OFDM and DS UWB. MB-OFDM system specifications will be similar to Bluetooth in that they are tailored for low-cost CMOS, including relaxed noise figure and phase noise requirements. The mode-1 UWB frequency range of 3.1-4.8 GHz a

32、llows less complexity for the analog/RF frontend, making RFCMOS implementations possible. However, UWB products covering the mode-2 frequency range of 5.2-10.6 GHz may require a SiGe HBT technology. However, SiGe bipolar will be a better choice of device for the approaches of direct synthesis and mu

33、lti-tone generation method because better device-matching characteristic from bipolar over CMOS will results in lower spurious sideband for SSB. In the approach of 10, SiGe BiCMOS is a better choice since the VCO is designed at 16 GHz and SiGe bipolar will be a low-power solution for the quadrature

34、VCO and high frequency divider and SSB. Frequency synthesizers with fast switching times will make implementation in RFCMOS difficult. SiGe BiCMOS and RFCMOS will coexist initially, but in the long term for low cost a single SOC is desirable. Much of the data processing in MB OFDM is similar to that

35、 in cellular telephones, and WLANs and therefore RFCMOS designs and methodology can be modified and reused. A rapid growth of the marketplace favors SiGe BiCMOS in a multi-chip solution using a less advanced node to keep costs down. A longer development cycle will favor CMOS since exploring the desi

36、gn space will take more time.如果一個硅鍺SiGe）BiCMOS工藝，或一家電臺FREQUEN - 賽揚（射頻）CMOS工藝應落實 為加強對你下一步的發(fā)展 無線應用程序，這是怎么 確定？ 經(jīng)理，設計師 甚至整個業(yè)務部門通常 開始設計在特定進程中 ， 也不能停下來評估 不同的進程每次新 產品。 然而 ， 如果你看一看， 不同的過程以及他們如何 可以受益您的設計，你可能 可以節(jié)省時間和金錢， 降低風險和改善 質量你的設計。 現(xiàn)在 可能是一個好時機， 嘗試一些， 新的物品。 采取強硬看看 兩個主要的過程中使用的& 設計 ， 用什么因素應 時考慮試圖選擇 為您的下一個項目的

37、進程。 實施適合工藝您的RF設計的會導致 良好的射頻性能和低噪音 數(shù)字。 同時提供科技部鑄造廠 SiGe BiCMOS和射頻CMOS工藝。SiGe BiCMOS和射頻CMOS工藝 各有長處和 在提供解決方案的設計需求 射頻IC市場。由于所有系統(tǒng) 工程師知道，最低的成本 每平方毫米動議辦公室策劃，MODATES所有的性能 需求才是主要的 推手，所有技術選擇決策簡介過程 硅鍺 BiCMOS 工藝采用了先進的 CMOS 技術，集成與 npn 型 雙極晶體管和多個射頻無源器件 用于模擬功能。 直接結果 清除的硅鍺雙極晶體管 BiCMOS 工藝是射頻 CMOS 工藝，它是 其余的組成 CMOS 和射頻無

38、源器件。 射頻解決方案 ， 在降低成本的能力 ， 這是結果 會議占有較大的比例的要求RF 設計的需要。 有許多的重要因素 確定哪個進程最適合你的個人 應用程序。 評價您的設備的規(guī)范 確定 AC 特性，直流特性，林， earity ，匹配，溫度依賴性，內存 要求和噪聲要求應 并記錄之前 ， 評估不同的過程 上課。 英尺和措施的 Fmax 是晶體管的每 formance ，指示如何的工作頻率高 quency 您將能夠實現(xiàn)您的設計。 一個經(jīng)驗標準規(guī)則是價值的 FT 過程應該是 10 倍 ， 工作頻率為 您的設備。 的 Fmax 是頻率是轉錄 三極管仍然顯示出團結的功率增益。 那個 相關堡值的頻率的部

39、分將 表現(xiàn)出團結的電流增益。 這兩個變量 在評估潛在的重要的 RF 性能。 硅鍺 BiCMOS 和射頻 CMOS 工藝提供了許多不同 優(yōu)勢，但您的設計必須評估 整個過程中確定 ， 將提供最好的 適應和最低的成本。SiGe BiCMOS 工藝 高功率，低電流 RF 應用已 大型模擬和數(shù)字區(qū)?。?0模擬和 30 的數(shù)字），通常是最適合的 SiGe BiCMOS 工藝 的過程。高功率允許良好的傳輸 功率和低電流使部分有長的電池壽命。SiGe BiCMOS工藝過程具有很高的 截止頻率和良好的噪聲性能， 使他們能夠滿足嚴格的要求 由如 IEEE 組織，成立今天的標準。SiGe BiCMOS 工藝過程是能

40、夠實現(xiàn)更高的增益 比 RF CMOS 和歷史價值，有較好射頻 CMOS 多過程模型。 SiGe BiCMOS 工藝珠， 盟友顯示更好的性能，雖然射頻CMOS 可能是一個更可行的解決辦法 ， 如果您的局限性 是空間和成本射頻 CMOS 盡管 SiGe BiCMOS 工藝技術提供 由固有的美德改善 RF 性能 能力，這兩極技術提供，這臺灣研華，4-14 天必須對判斷 較低的成本優(yōu)勢 所提供的射頻 CMOS。 射頻 CMOS 能夠親 ducing 因為較小的小尺寸 在先進的 CMOS 加工用幾何。 相比，雙極技術通常是一或兩個在后面的 CMOS 線寬后代。 那個 共死于提供的射頻 CMOS 規(guī)模優(yōu)勢

41、是 功能的比例數(shù)字到的模擬區(qū)設計。 設計一個大型數(shù)字至模擬比 典型的受益于較低的幾何射頻最CMOS 輸出。 RF CMOS 是通過提供更多的晶圓廠 ， 而且 突出更容易獲得晶圓廠半導體公司。 如果設計要求采取綜合微 控制器和堆垛一死 ， 或將多個芯片 到一個單芯片模塊 ， 是不是你的選擇 設計，射頻 CMOS 通常會配合微控制在較小的地區(qū)。沒有NPN管模塊，射頻 CMOS 工藝較少 ， 面具和 signifi - cantly 縮短周期。 然而，由于較小的幾何， 埃特里過程出現(xiàn)，在面具層數(shù)在 SiGe BiCMOS 和 CMOS 射頻使用變得更加 相等，如圖 1 所示。 擁有數(shù)目相等 有助于各

42、級的面具在較小的幾何過程 的水平 ， 而處理成本。射頻 CMOS 工藝上有更好的電壓線性度 年齡比 SiGe BiCMOS 工藝過程。 然而，射頻 CMOS 過程通常不具有相同的質量噪聲性能相同的幾何尺寸鍺BiCMOS 工藝。 噪聲影響的 introduc 電路， 荷蘭國際集團將電壓和電流小的波動。 如果 電壓或電流受影響的是電路的一部分 控制的頻率，如低的設備，噪聲 放大器，壓控放大器和混頻器， 可能無法按原定。 與一硅絕緣體（SOI）工藝，將有助于隔離噪音很大 ， 但可以添加到您的成本設計。 許多RF CMOS工藝提供了選項，如作為三好 ， 深溝槽隔離，以協(xié)助 降低噪音。幾何尺寸 幾何尺寸

43、是另一個重要的屬性鍺BiCMOS或RF CMOS工藝。不應該的決定根據(jù)取得最新的或最小的過程是你的要求，除非該設備。經(jīng)常， 最新進程將有更小的尺寸，但節(jié)省成本 ， 從更小的芯片尺寸造成的不 無法彌補的更昂貴的掩模組和思禮， 利大于弊，特別是如果您的產品將運行低火山， umes 。的幾何尺寸往往直接關系到噪聲系數(shù)，工作電壓，尺的 Fmax 瓦勒拉 統(tǒng)一電力公司。 為了實現(xiàn)相同的性能與SiGe BiCMOS和CMOS射頻，一般的規(guī)則有他的, torically 一直認為 ， 射頻 CMOS 幾何尺寸 必須領先一代的SiGe BiCMOS工藝 的過程。例如，0.25微米RF CMOS會 生產同樣的 0.35 可用頻率范圍微米SiGe BiCMOS工藝。 圖2顯示，由于幾何尺寸減小，速度增加。 這個圖 還表明 ，