數(shù)字邏輯 數(shù)字電路仿真實(shí)驗(yàn)報(bào)告

4/4數(shù)字邏輯數(shù)字電路仿真實(shí)驗(yàn)報(bào)告數(shù)字電路仿真實(shí)驗(yàn)報(bào)告

一、實(shí)驗(yàn)?zāi)康?/p>

（1）學(xué)會(huì)組合邏輯電路的特點(diǎn)；

（2）利用邏輯轉(zhuǎn)換儀對(duì)組合邏輯電路進(jìn)行分析與設(shè)計(jì)。二、實(shí)驗(yàn)內(nèi)容

設(shè)計(jì)一個(gè)4人表決電路。即如果3人＆或3人以上同意，則通過；反正，則被否決。用與非門實(shí)現(xiàn)。三、實(shí)驗(yàn)原理

組合邏輯電路是根據(jù)給定的邏輯問題，設(shè)計(jì)出能實(shí)現(xiàn)邏輯功能的電路。用小規(guī)模集成電路實(shí)現(xiàn)組合邏輯電路，要求是使用的芯片最少，連線最少。*用途：表決*邏輯框圖：輸入端輸出端

*邏輯功能表

Input

Output

A1

A2

A3A4＆Y

A1A2A3A4

Sum1000(任意順序，只在乎最后結(jié)果）>3

01100(任意順序，只在乎最后結(jié)果）1110(任意順序，只在乎最后結(jié)果）>=3

1

1111(任意順序，只在乎最后結(jié)果）

電平的個(gè)數(shù)之和，其和小于3則輸出0，表決不成功，其和大于或者等于3則輸出1，表決成功。

*邏輯框圖：

*邏輯功能表

inputsandsumoutputA1sumA2sumA3sum

A4sum1

1

1

21

3

1

41

輸入端

031

02131020

0112

131

020

01

120

010

0011

12

131

020

01

120

010

00

11

120

010

00

110

000

輸入的數(shù)據(jù)依次相加，若最后和的結(jié)果大于等于3則輸出1，否則輸出0

四、實(shí)驗(yàn)步棸

1、編寫源代碼。

(1)打開QuartusⅡ軟件平臺(tái)，點(diǎn)擊File中得NewProject新建工程，將工程名稱建得跟文件夾名稱一樣為ren。在File中New建立一個(gè)VHDL文件。VHDL語(yǔ)言設(shè)計(jì)如下：

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITYrenIS

PORT(A1,A2,A3,A4:INSTD_LOGIC;

Y:OUTSTD_LOGIC);

END;

ARCHITECTUREbhvOFrenIS

BEGIN

PROCESS(A1,A2,A3,A4)

VARIABLESUM:INTEGERRANGE0TO4;

BEGIN

SUM:=0;

IFA1='1'THENSUM:=SUM+1;ENDIF;

IFA2='1'THENSUM:=SUM+1;ENDIF;

IFA3='1'THENSUM:=SUM+1;ENDIF;

IFA4='1'THENSUM:=SUM+1;ENDIF;

IFSUM>=3THENY<='1';

ELSEY<='0';

ENDIF;

ENDPROCESS;

END;

(2)點(diǎn)擊File/Saveas以“.vhd”為擴(kuò)展名存盤文件，命名為“ren.vhd”,保存時(shí)勾選“Addfiletocurrentfile”選項(xiàng)。點(diǎn)擊“processing”選擇“compiletool”進(jìn)行全編譯，直至出現(xiàn)圖1證明編譯成功。

圖1

2.點(diǎn)擊File中得New建立一個(gè)波形文件。

（1）點(diǎn)擊“new”中“vectorwaveformfile”,然后雙擊空白處出現(xiàn)界面1，單擊“NodeFinder”,進(jìn)入界面2，在“Filter”下拉列表中選擇“Pinsall”,點(diǎn)擊“l(fā)ist”，“NodesFound”框格中出現(xiàn)節(jié)點(diǎn)，雙擊節(jié)點(diǎn)選中節(jié)點(diǎn)，使

節(jié)點(diǎn)名出現(xiàn)在選中的節(jié)點(diǎn)框格“SelectedNodes”中.點(diǎn)擊“OK”返回界面

1,再點(diǎn)擊“OK”完成節(jié)點(diǎn)選擇。

（2）點(diǎn)擊“Edit”中“endtime”,出現(xiàn)界面3，將時(shí)間設(shè)定為2.0us；點(diǎn)擊“Edit”中“gridsize”,出現(xiàn)界面4，將周期設(shè)定為100ns.

界面1

界面2

界面3

界面4

（3）點(diǎn)擊選中節(jié)點(diǎn)g，將周期從下至上按A4、A3、A2、A1依次設(shè)置為800、400、200、100。出現(xiàn)的波形如圖2

圖2

（4）點(diǎn)擊File/Saveas以“.vwf”為擴(kuò)展名存盤文件，命名為“ren.vwf”,保存時(shí)勾選“Addfiletocurrentfile”選項(xiàng)。

3.波形仿真及驗(yàn)證。保存波形文件后，點(diǎn)擊”processing“中”Generatefunctionalsimulationnetlist”,命令產(chǎn)生功能仿真網(wǎng)表。出現(xiàn)成功后提示后，點(diǎn)擊”assignments“中”settings”，出現(xiàn)以下界面5。點(diǎn)擊左側(cè)欄中“simulatorSettings”,在”Simulationmode”的下拉列表中選擇“Functional”,指定波形激勵(lì)文件”Silulationinput“為本波形文件“n.vwf”,點(diǎn)擊“OK”完成設(shè)定。點(diǎn)擊“Processing”中的“