fpag綜合教程-高級(jí)篇dsp builder設(shè)計(jì)深入

EDA技術(shù)與VHDL

第10章DSPBuilder設(shè)計(jì)深入

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.1FIR濾波器原理10-110-210-310-410.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.1FIR濾波器原理圖10-13階FIR濾波器結(jié)構(gòu)10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.2使用DSPBuilder設(shè)計(jì)FIR濾波器

1．3階常數(shù)系數(shù)FIR濾波器設(shè)計(jì)10-510.1.2使用DSPBuilder設(shè)計(jì)FIR濾波器

1．3階常數(shù)系數(shù)FIR濾波器設(shè)計(jì)圖10-13階FIR濾波器結(jié)構(gòu)10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.2使用DSPBuilder設(shè)計(jì)FIR濾波器

1．3階常數(shù)系數(shù)FIR濾波器設(shè)計(jì)ChirpSignal模塊：（ChirpSignal）庫(kù)：Simulink中Sources庫(kù)參數(shù)“InitialFrequency（Hz）”設(shè)為“0.1”參數(shù)“Targettime”設(shè)為“10”參數(shù)“Frequencyattargettime（Hz）”設(shè)為“1”參數(shù)“Interpretvectorsparametersas1-D”選中Gain模塊：（Gain）庫(kù)：Simulink中MathOperations庫(kù)參數(shù)“Gain”設(shè)為“127”參數(shù)“Multiplication”設(shè)為“Elementwise(K.*u)”Scope模塊：（Scope）庫(kù)：simulink中sinks庫(kù)參數(shù)“NumberofAxes”為“2”

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.2使用DSPBuilder設(shè)計(jì)FIR濾波器

1．3階常數(shù)系數(shù)FIR濾波器設(shè)計(jì)圖10-3FIR濾波器仿真結(jié)果10.1FIR數(shù)字濾波器設(shè)計(jì)

2、4階FIR濾波器節(jié)設(shè)計(jì)圖10-4直接I型FIR濾波器結(jié)構(gòu)

10.1FIR數(shù)字濾波器設(shè)計(jì)

2、4階FIR濾波器節(jié)設(shè)計(jì)圖10-5直接I型4階FIR濾波器節(jié)10-610.1FIR數(shù)字濾波器設(shè)計(jì)

2、4階FIR濾波器節(jié)設(shè)計(jì)圖10-6直接I型4階FIR濾波器節(jié)

10.1FIR數(shù)字濾波器設(shè)計(jì)

2、4階FIR濾波器節(jié)設(shè)計(jì)Xin、hn0、hn1、hn2、hn3模塊：（Altbus）庫(kù)：AlteraDSPBuilder中IO&Bus庫(kù)參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“Inputport”參數(shù)“numberofbits”設(shè)為“9”yn模塊：（Altbus）庫(kù)：AlteraDSPBuilder中IO&Bus庫(kù)參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“Outputport”參數(shù)“numberofbits”設(shè)為“20”10.1FIR數(shù)字濾波器設(shè)計(jì)

2、4階FIR濾波器節(jié)設(shè)計(jì)xn4模塊：（Altbus）庫(kù)：AlteraDSPBuilder中IO&Bus庫(kù)參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“Outputport”參數(shù)“numberofbits”設(shè)為“9”ParallelAdderSubtractor模塊：（ParallelAdderSubtractor）庫(kù)：AlteraDSPBuilder中Arithmetic庫(kù)參數(shù)“Add(+)Sub(-)”設(shè)為“++++”使用“Pipeline”參數(shù)“ClockPhaeseSelectioon”設(shè)為“1

10.1FIR數(shù)字濾波器設(shè)計(jì)

2、4階FIR濾波器節(jié)設(shè)計(jì)Delay、Delay1、Delay2、Delay3模塊：（Delay）庫(kù)：AlteraDSPBuilder中Storage庫(kù)參數(shù)“Depth”設(shè)為“1”參數(shù)“ClockPhaseSelection”設(shè)為“1”

Product模塊：（Product）庫(kù)：AlteraDSPBuilder中Arithemtic庫(kù)參數(shù)“Pipeline”設(shè)為“2”參數(shù)“ClockPhaseSelection”設(shè)為“1”不選擇“UseLPM”

10.1FIR數(shù)字濾波器設(shè)計(jì)

3、16階FIR濾波器模型設(shè)計(jì)

圖10-7fir4tap子系統(tǒng)10.1FIR數(shù)字濾波器設(shè)計(jì)

3、16階FIR濾波器模型設(shè)計(jì)

圖10-8fir4tap子系統(tǒng)內(nèi)部原理圖

10.1FIR數(shù)字濾波器設(shè)計(jì)

3、16階FIR濾波器模型設(shè)計(jì)

圖10-916階直接I型FIR濾波器模型

10.1FIR數(shù)字濾波器設(shè)計(jì)

3、16階FIR濾波器模型設(shè)計(jì)

xin模塊：（Altbus）庫(kù)：AlteraDSPBuilder中IO&Bus庫(kù)參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“Inputport”參數(shù)“numberofbits”設(shè)為“9”yout模塊：（Altbus）庫(kù)：AlteraDSPBuilder中IO&Bus庫(kù)參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“Outputport”參數(shù)“numberofbits”設(shè)為“20”10.1FIR數(shù)字濾波器設(shè)計(jì)

3、16階FIR濾波器模型設(shè)計(jì)

x16模塊：（Altbus）庫(kù)：AlteraDSPBuilder中IO&Bus庫(kù)參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“Outputport”參數(shù)“numberofbits”設(shè)為“9”ParallelAdderSubtractor模塊：（ParallelAdderSubtractor）庫(kù)：AlteraDSPBuilder中Arithmetic庫(kù)參數(shù)“Add(+)Sub(-)”設(shè)為“++++”使用“Pipeline”參數(shù)“ClockPhaeseSelectioon”設(shè)為“1”h0、h1、h2、h3、h4、h5、h6、h7、h8、h9、h10、h11、h12、h13、h14、h15模塊：（Delay）庫(kù)：AlteraDSPBuilder中IO&Bus庫(kù)參數(shù)“BusType”設(shè)為“SignedInteger”參數(shù)“numberofbits”設(shè)為“9”

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具1、打開Matlab的FDATool圖10-10打開FDATool10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具1、打開Matlab的FDATool

圖10-11FDATool界面

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具2、選擇DesignFilter

濾波器轉(zhuǎn)換（TransFormFiler）

設(shè)置量化參數(shù)（SetQuantizationParameters）

實(shí)現(xiàn)模型（RealizeModel）

導(dǎo)入濾波器（ImportFilter）

設(shè)計(jì)濾波器（DesignFilter）10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具2、選擇DesignFilter10-710-810.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具3、濾波器分析圖10-12FIR濾波器的幅頻響應(yīng)10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具3、濾波器分析圖10-13FIR濾波器的相頻響應(yīng)10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具3、濾波器分析圖10-14幅頻響應(yīng)與相頻響應(yīng)比較

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具3、濾波器分析圖10-15FIR濾波器的群延時(shí)

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具3、濾波器分析圖10-16FIR濾波器的沖激響應(yīng)

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具3、濾波器分析圖10-17FIR濾波器的階躍響應(yīng)

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具3、濾波器分析圖10-18FIR濾波器的零極點(diǎn)

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具3、濾波器分析

圖10-19FIR濾波器系數(shù)

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具4、量化

圖10-20量化參數(shù)設(shè)置10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具4、量化

圖10-21量化優(yōu)化設(shè)置10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具4、量化

圖10-22量化后系數(shù)10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具4、量化

圖10-23量化后幅頻、相頻響應(yīng)10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具4、量化

圖10-24量化后噪聲分析10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具5、導(dǎo)出濾波器系數(shù)

圖10-25導(dǎo)出系數(shù)對(duì)話框

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具6、修改FIR濾波器模型添加參數(shù)

圖10-2616階低通FIR濾波器

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.3使用Matlab的濾波器設(shè)計(jì)工具7、導(dǎo)出濾波器系數(shù)的另一種方法

把FIR濾波器模型中的h1～h16模塊的參數(shù)“ConstantValue（常數(shù)值）”設(shè)置為：Num(n)*(2^8)其中Num同上文所述，是FDATool的系數(shù)導(dǎo)出，n用具體的數(shù)字來(lái)代替，如h1模塊用Num(1)*(2^8)，h2模塊用Num(2)*(2^8)。最后利用piler，選定器件系列，把模型轉(zhuǎn)成VHDL文件，用QuartusII進(jìn)行綜合/適配，鎖定管腳和下載至FPGA中，就可以完成硬件實(shí)現(xiàn)了。10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.4使用FIRIPCore設(shè)計(jì)FIR濾波器

圖10-27IPCore模塊庫(kù)10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.4使用FIRIPCore設(shè)計(jì)FIR濾波器

1、FIR濾波器核的使用2、配置FIR濾波器器核

圖10-28設(shè)置FIRCore參數(shù)10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.4使用FIRIPCore設(shè)計(jì)FIR濾波器

圖10-29確定FIR濾波器系數(shù)10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.4使用FIRIPCore設(shè)計(jì)FIR濾波器

圖10-30確定FIR工作方式10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.4使用FIRIPCore設(shè)計(jì)FIR濾波器

圖10-31FIR設(shè)定信息窗

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.4使用FIRIPCore設(shè)計(jì)FIR濾波器

圖10-32FIR濾波器核的測(cè)試電路模型10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.4使用FIRIPCore設(shè)計(jì)FIR濾波器

圖10-33Scope2顯示波形

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.4使用FIRIPCore設(shè)計(jì)FIR濾波器

圖10-34Scope1顯示波形

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.4使用FIRIPCore設(shè)計(jì)FIR濾波器

圖10-35P2頻譜儀顯示波形

10.1FIR數(shù)字濾波器設(shè)計(jì)

10.1.4使用FIRIPCore設(shè)計(jì)FIR濾波器

圖10-36P1頻譜儀顯示波形

10.2VHDL模塊插入仿真與設(shè)計(jì)

1．完成VHDL設(shè)計(jì)【例10-1】libraryieee;useieee.std_logic_1164.all;useieee.std_logic_signed.all;Entityfir_vhdlisPort(clock :instd_logic;sclr :instd_logic:='0';data_in:instd_logic_vector(15downto0);data_out:outstd_logic_vector(32downto0));endfir_vhdl;10.2VHDL模塊插入仿真與設(shè)計(jì)

1．完成VHDL設(shè)計(jì)【例10-2】LIBRARYieee;USEieee.std_logic_1164.all;LIBRARYlpm;USEponents.all;ENTITYfinal_addISPORT(data,datab:INSTD_LOGIC_VECTOR(32DOWNTO0);Clock,aclr:INSTD_LOGIC;Result:OUTSTD_LOGIC_VECTOR(32DOWNTO0));ENDfinal_add;10.2VHDL模塊插入仿真與設(shè)計(jì)

1．完成VHDL設(shè)計(jì)【例10-3】LIBRARYieee;USEieee.std_logic_1164.all;LIBRARYaltera_mf;USEponents.all;ENTITYfour_mult_addISPORT(clock0:INSTD_LOGIC:='1';dataa_0:INSTD_LOGIC_VECTOR(15DOWNTO0):=(OTHERS=>'0');aclr3:INSTD_LOGIC:='0';datab_0:INSTD_LOGIC_VECTOR(13DOWNTO0):=(OTHERS=>'0');datab_1:INSTD_LOGIC_VECTOR(13DOWNTO0):=(OTHERS=>'0');datab_2:INSTD_LOGIC_VECTOR(13DOWNTO0):=(OTHERS=>'0');atab_3:INSTD_LOGIC_VECTOR(13DOWNTO0):=(OTHERS=>'0');shiftouta:OUTSTD_LOGIC_VECTOR(15DOWNTO0);result:OUTSTD_LOGIC_VECTOR(31DOWNTO0) );ENDfour_mult_add;10.2VHDL模塊插入仿真與設(shè)計(jì)

2．調(diào)入HDLImport模塊

圖10-37在一個(gè)Simulink空模型中調(diào)入一個(gè)HDLImport模塊10.2VHDL模塊插入仿真與設(shè)計(jì)

3．加入VHDL設(shè)計(jì)文件圖10-38瀏覽到3個(gè)VHDL文件

10.2VHDL模塊插入仿真與設(shè)計(jì)

3．加入VHDL設(shè)計(jì)文件圖10-39加入3個(gè)FIR設(shè)計(jì)文件10.2VHDL模塊插入仿真與設(shè)計(jì)

4．仿真圖10-40構(gòu)成一個(gè)完整設(shè)計(jì)10.2VHDL模塊插入仿真與設(shè)計(jì)

4．仿真圖10-41圖10-40模型的仿真波形

10.3正交幅度調(diào)制與解調(diào)模型設(shè)計(jì)

10-910-1010.3正交幅度調(diào)制與解調(diào)模型設(shè)計(jì)

圖10-42正交幅度調(diào)制原理圖10.3正交幅度調(diào)制與解調(diào)模型設(shè)計(jì)

圖10-43正交幅度信號(hào)解調(diào)原理圖10.3正交幅度調(diào)制與解調(diào)模型設(shè)計(jì)

10-1210-1110.3正交幅度調(diào)制與解調(diào)模型設(shè)計(jì)

圖10-44FIR濾波器核的測(cè)試電路模型10.3正交幅度調(diào)制與解調(diào)模型設(shè)計(jì)

圖10-45FIR濾波器核的測(cè)試電路模型10.3正交幅度調(diào)制與解調(diào)模型設(shè)計(jì)

圖10-46FIR濾波器核的測(cè)試電路模型

10.3正交幅度調(diào)制與解調(diào)模型設(shè)計(jì)

圖10-47FIR濾波器核的測(cè)試電路模型

10.4NCOIP核應(yīng)用圖10-48FIR濾波器核的測(cè)試電路模型10.5基于IP的數(shù)字編譯碼器設(shè)計(jì)表10-1以糾正個(gè)符號(hào)錯(cuò)誤的RS碼參數(shù)

10.5.1RS碼參數(shù)名稱參數(shù)值單位碼長(zhǎng)符號(hào)信息段符號(hào)監(jiān)督段符號(hào)最小碼距符號(hào)符號(hào)比特10.5基于IP的數(shù)字編譯碼器設(shè)計(jì)圖10-49RSCompiler與DSPBuilder集成10.5.1RS碼10.5基于IP的數(shù)字編譯碼器設(shè)計(jì)圖10-50選擇類型為RS編碼器10.5.1RS碼10.5基于IP的數(shù)字編譯碼器設(shè)計(jì)圖10-51確定參數(shù)10.5.1RS碼10.5基于IP的數(shù)字編譯碼器設(shè)計(jì)圖10-52選擇類型為RS譯碼器10.5.1RS碼10.5基于IP的數(shù)字編譯碼器設(shè)計(jì)10.5.2Viterbi譯碼

在卷積碼的三種譯碼方式：門限譯碼、Viter