清華閻石《數(shù)字電子技術(shù)基礎(chǔ)》教學(xué)課件第四章_第1頁
清華閻石《數(shù)字電子技術(shù)基礎(chǔ)》教學(xué)課件第四章_第2頁
清華閻石《數(shù)字電子技術(shù)基礎(chǔ)》教學(xué)課件第四章_第3頁
清華閻石《數(shù)字電子技術(shù)基礎(chǔ)》教學(xué)課件第四章_第4頁
清華閻石《數(shù)字電子技術(shù)基礎(chǔ)》教學(xué)課件第四章_第5頁
已閱讀5頁,還剩59頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

《數(shù)字電子技術(shù)基礎(chǔ)》(第五版)教學(xué)課件

清華大學(xué)

閻石王紅聯(lián)系地址:清華大學(xué)自動(dòng)化系郵政編碼:100084《數(shù)字電子技術(shù)基礎(chǔ)》(第五版)教學(xué)課件

清華大學(xué)

閻石第四章組合邏輯電路第四章組合邏輯電路4.1概述一、組合邏輯電路的特點(diǎn)從功能上從電路結(jié)構(gòu)上任意時(shí)刻的輸出僅取決于該時(shí)刻的輸入不含記憶(存儲(chǔ))元件4.1概述任意時(shí)刻的輸出僅不含記憶(存儲(chǔ))元件二、邏輯功能的描述組合邏輯電路組合邏輯電路的框圖二、邏輯功能的描述組合邏輯電路組合邏輯電路的框圖一、邏輯抽象分析因果關(guān)系,確定輸入/輸出變量定義邏輯狀態(tài)的含意(賦值)列出真值表二、寫出函數(shù)式三、選定器件類型四、根據(jù)所選器件:對(duì)邏輯式化簡(jiǎn)(用門) 變換(用MSI) 或進(jìn)行相應(yīng)的描述(PLD)五、畫出邏輯電路圖,或下載到PLD

六、工藝設(shè)計(jì)4.2.2組合邏輯電路的設(shè)計(jì)方法一、邏輯抽象4.2.2組合邏輯電路的設(shè)計(jì)方法設(shè)計(jì)舉例:設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈狀態(tài)的邏輯電路如果信號(hào)燈出現(xiàn)故障,Z為1RAGZ設(shè)計(jì)舉例:設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈狀態(tài)的邏輯電路如果信號(hào)燈RA設(shè)計(jì)舉例:1.抽象輸入變量:紅(R)、黃(A)、綠(G)輸出變量:故障信號(hào)(Z)2.寫出邏輯表達(dá)式輸入變量輸出RAGZ00010010010001111000101111011111設(shè)計(jì)舉例:1.抽象輸入變量輸出RAGZ000100100設(shè)計(jì)舉例:3.選用小規(guī)模SSI器件4.化簡(jiǎn)5.畫出邏輯圖設(shè)計(jì)舉例:3.選用小規(guī)模SSI器件4.3若干常用組合邏輯電路4.3.1編碼器編碼:將輸入的每個(gè)高/低電平信號(hào)變成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼普通編碼器優(yōu)先編碼器4.3若干常用組合邏輯電路4.3.1編碼器一、普通編碼器特點(diǎn):任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)。例:3位二進(jìn)制普通編碼器輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111一、普通編碼器特點(diǎn):任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)。輸利用無關(guān)項(xiàng)化簡(jiǎn),得:利用無關(guān)項(xiàng)化簡(jiǎn),得:二、優(yōu)先編碼器特點(diǎn):允許同時(shí)輸入兩個(gè)以上的編碼信號(hào),但只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。例:8線-3線優(yōu)先編碼器(設(shè)I7優(yōu)先權(quán)最高…I0優(yōu)先權(quán)最低)輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000二、優(yōu)先編碼器特點(diǎn):允許同時(shí)輸入兩個(gè)以上的編碼信號(hào),但只對(duì)其低電平實(shí)例:

74HC148低電平實(shí)例:

74HC148選通信號(hào)選通信號(hào)選通信號(hào)選通信號(hào)附

號(hào)為0時(shí),電路工作無編碼輸入為0時(shí),電路工作有編碼輸入附

號(hào)為0時(shí),電路工作無編碼輸入為0時(shí),電路輸入輸出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110輸入輸出1XXXXXXXX111狀態(tài)11不工作01工作,但無輸入10工作,且有輸入00不可能出現(xiàn)附加輸出信號(hào)的狀態(tài)及含意狀態(tài)11不工作01工作,但無輸入10工作,且有輸入00不可能控制端擴(kuò)展功能舉例:例: 用兩片8線-3線優(yōu)先編碼器 16線-4線優(yōu)先編碼器其中,的優(yōu)先權(quán)最高···控制端擴(kuò)展功能舉例:例: 用兩片8線-3線優(yōu)先編碼器狀態(tài)11不工作01工作,但無輸入10工作,且有輸入00不可能出現(xiàn)狀態(tài)11不工作01工作,但無輸入10工作,且有輸入00不可能第一片為高優(yōu)先權(quán)只有(1)無編碼輸入時(shí),(2)才允許工作第(1)片時(shí)表示對(duì)的編碼低3位輸出應(yīng)是兩片的輸出的“或”第一片為高優(yōu)先權(quán)清華閻石《數(shù)字電子技術(shù)基礎(chǔ)》教學(xué)ppt課件第四章三、二-十進(jìn)制優(yōu)先編碼器將編成0110~1110的優(yōu)先權(quán)最高,

最低輸入的低電平信號(hào)變成一個(gè)對(duì)應(yīng)的十進(jìn)制的編碼三、二-十進(jìn)制優(yōu)先編碼器將清華閻石《數(shù)字電子技術(shù)基礎(chǔ)》教學(xué)ppt課件第四章4.3.2譯碼器譯碼:將每個(gè)輸入的二進(jìn)制代碼譯成對(duì)應(yīng)的輸出高、低電平信號(hào)。常用的有:二進(jìn)制譯碼器,二-十進(jìn)制譯碼器,顯示譯碼器等一、二進(jìn)制譯碼器例:3線—8線譯碼器輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y000000000001001000000100100000010001100001000100000100001010010000011001000000111100000004.3.2譯碼器譯碼:將每個(gè)輸入的二進(jìn)制代碼譯成對(duì)應(yīng)的輸出真值表邏輯表達(dá)式:用電路進(jìn)行實(shí)現(xiàn)用二極管與門陣列組成的3線-8線譯碼器

真值表邏輯集成譯碼器實(shí)例:74HC138低電平輸出附加控制端集成譯碼器實(shí)例:74HC138低電平輸出附加74HC138的功能表:輸入輸出S1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111174HC138的功能表:輸入輸利用附加控制端進(jìn)行擴(kuò)展例:用74HC138(3線—8線譯碼器)4線—16線譯碼器利用附加控制端進(jìn)行擴(kuò)展D3=1D3=0D3=1D3=0二、二—十進(jìn)制譯碼器將輸入BCD碼的10個(gè)代碼譯成10個(gè)高、低電平的輸出信號(hào) BCD碼以外的偽碼,輸出均無低電平信號(hào)產(chǎn)生例:74HC42二、二—十進(jìn)制譯碼器將輸入BCD碼的10個(gè)代碼譯成10個(gè)高、三、用譯碼器設(shè)計(jì)組合邏輯電路1.基本原理

3位二進(jìn)制譯碼器給出3變量的全部最小項(xiàng); 。。。

n位二進(jìn)制譯碼器給出n變量的全部最小項(xiàng); 任意函數(shù) 將n位二進(jìn)制譯碼輸出的最小項(xiàng)組合起來,可獲得任何形式的輸入變量不大于n的組合函數(shù)三、用譯碼器設(shè)計(jì)組合邏輯電路1.基本原理2.舉例例:利用74HC138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路,輸出邏輯函數(shù)式為:2.舉例例:利用74HC138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路四、顯示譯碼器1.七段字符顯示器如:四、顯示譯碼器1.七段字符顯示器2.BCD七段字符顯示譯碼器 (代碼轉(zhuǎn)換器)7448輸入輸出數(shù)字A3A2A1A0YaYbYcYdYeYfYg字形0000011111101000101100002001011011013001111110014010001100115010110110116011000111117011111100008100011111119100111100111010100001101111011001100112110001000111311011001011141110000111115111100000002.BCD七段字符顯示譯碼器 (代碼轉(zhuǎn)換器)7448真值表卡諾圖真值表卡諾圖BCD-七段顯示譯碼器7448的邏輯圖BCD-七段顯示譯碼器7448的邏輯圖7448的附加控制信號(hào):(1)燈測(cè)試輸入當(dāng)時(shí),Ya~Yg全部置為17448的附加控制信號(hào):(1)燈測(cè)試輸入當(dāng)7448的附加控制信號(hào):(2)滅零輸入當(dāng)時(shí),時(shí),則滅燈7448的附加控制信號(hào):(2)滅零輸入當(dāng)7448的附加控制信號(hào):(3)滅燈輸入/滅零輸出輸入信號(hào),稱滅燈輸入控制端:無論輸入狀態(tài)是什么,數(shù)碼管熄滅輸出信號(hào),稱滅零輸出端:只有當(dāng)輸入,且滅零輸入信號(hào)時(shí),才給出低電平因此表示譯碼器將本來應(yīng)該顯示的零熄滅了

7448的附加控制信號(hào):(3)滅燈輸入/滅零輸出清華閻石《數(shù)字電子技術(shù)基礎(chǔ)》教學(xué)ppt課件第四章清華閻石《數(shù)字電子技術(shù)基礎(chǔ)》教學(xué)ppt課件第四章例:利用和的配合,實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制整數(shù)部分:最高位是0,而且滅掉以后,輸出作為次高位的輸入信號(hào)小數(shù)部分:最低位是0,而且滅掉以后,輸出作為次低位的輸入信號(hào)例:利用和的配合,實(shí)現(xiàn)多位顯示系統(tǒng)4.3.3數(shù)據(jù)選擇器一、工作原理4.3.3數(shù)據(jù)選擇器A1A0Y11XX0000D10001D11010D12011D13例:“雙四選一”,74HC153分析其中的一個(gè)“四選一”A1A0Y11XX0000D10001D11010D1201例:用兩個(gè)“四選一”接成“八選一”“四選一”只有2位地址輸入,從四個(gè)輸入中選中一個(gè)“八選一”的八個(gè)數(shù)據(jù)需要3位地址代碼指定其中任何一個(gè)例:用兩個(gè)“四選一”接成“八選一”“四選一”只有2位地址輸入二、用數(shù)據(jù)選擇器設(shè)計(jì)組合電路1.基本原理

具有n位地址輸入的數(shù)據(jù)選擇器,可產(chǎn)生任何形式的輸入變量不大于n+1的組合函數(shù)二、用數(shù)據(jù)選擇器設(shè)計(jì)組合電路1.基本原理例如:例如:4.3.4加法器一、1位加法器1.半加器,不考慮來自低位的進(jìn)位,將兩個(gè)1位的二進(jìn)制數(shù)相加輸入輸出ABSCO00000110101011014.3.4加法器一、1位加法器輸入輸出2.全加器:將兩個(gè)1位二進(jìn)制數(shù)及來自低位的進(jìn)位相加輸入輸出ABCISCO000000011001010011011001010101110011111174LS18374HC1832.全加器:將兩個(gè)1位二進(jìn)制數(shù)及來自低位的進(jìn)位相加輸二、多位加法器串行進(jìn)位加法器優(yōu)點(diǎn):簡(jiǎn)單缺點(diǎn):慢二、多位加法器串行進(jìn)位加法器2.超前進(jìn)位加法器基本原理:加到第i位的進(jìn)位輸入信號(hào)是兩個(gè)加數(shù)第i位以前各位(0~j-1)的函數(shù),可在相加前由A,B兩數(shù)確定。優(yōu)點(diǎn):快,每1位的和及最后的進(jìn)位基本同時(shí)產(chǎn)生。缺點(diǎn):電路復(fù)雜。74LS2832.超前進(jìn)位加法器74LS283清華閻石《數(shù)字電子技術(shù)基礎(chǔ)》教學(xué)ppt課件第四章三、用加法器設(shè)計(jì)組合電路基本原理:若能生成函數(shù)可變換成輸入變量與輸入變量相加若能生成函數(shù)可變換成輸入變量與常量相加例:將BCD的8421碼轉(zhuǎn)換為余3碼輸入輸出DCBAY3Y2Y1Y000000011000101000010010100110110010001110101100001101001011110101000101110011100三、用加法器設(shè)計(jì)組合電路基本原理:輸入輸出思考:已知X是3位二進(jìn)制數(shù)(其值小于等于5),試實(shí)現(xiàn)Y=3X并用7段數(shù)碼管進(jìn)行顯示?Y=3X?D2D1D0思考:已知X是3位二進(jìn)制數(shù)(其值小于等于5),試實(shí)現(xiàn)Y=3X4.3.5數(shù)值比較器用來比較兩個(gè)二進(jìn)制數(shù)的數(shù)值大小一、1位數(shù)值比較器A,B比較有

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論