緒論-數(shù)字系統(tǒng)設(shè)計的概念

緒論數(shù)字系統(tǒng)設(shè)計的概念1、數(shù)字系統(tǒng)的電路層次門電路：CMOS門電路組合邏輯電路：以基本邏輯門組成的無反饋的單方向性電路。對時間而言，只有延遲的概念，沒有確定的時間邏輯。時序邏輯電路：在電路中存在輸出到輸入的反饋。具有邏輯時序的概念、即引入了時鐘的概念。時序電路分同步電路和異步電路兩類。同步電路系統(tǒng)以觸發(fā)器為基本時序電路單元，利用統(tǒng)一的時鐘對電路系統(tǒng)進行統(tǒng)一的控制。異步電路利用專門的協(xié)調(diào)和仲裁電路進行統(tǒng)一管理。我們目前使用的數(shù)字系統(tǒng)電路都是同步電路，其中也有一些異步的概念，如異步置位和異步復(fù)位等。真正的異步電路系統(tǒng)是沒有“時鐘”的。數(shù)字系統(tǒng)電路：以觸發(fā)器和功能組合電路組成單元電路——寄存器。在邏輯關(guān)系上分成兩部分，控制器和處理器。在較大的系統(tǒng)中又分成“內(nèi)核”和“外殼”。2、數(shù)字系統(tǒng)設(shè)計的分類專用集成電路（ASIC：ApplicationSpecificIntegratedCircuit）設(shè)計可編程電路（FPGA：FieldProgramableGenerricArray、CPLD：ComplexProgrammableLogicDevise）設(shè)計電路板設(shè)計（PCB：PrintedCircuitBoard）3、數(shù)字電路系統(tǒng)的一般描述方式邏輯代數(shù)方法：用邏輯函數(shù)、狀態(tài)方程表示電路。是一種數(shù)學(xué)形式的描述，可以對簡單的邏輯單元進行化簡，具有數(shù)學(xué)的演繹功能。在保持電路功能不變的情況下，可以演變出多種形式。并與具體電路有一定的對應(yīng)關(guān)系。圖表方法：用真值表、狀態(tài)表、卡諾圖、狀態(tài)圖、ASM圖、框圖等表示數(shù)字電路的邏輯功能。與具體電路無直接對應(yīng)關(guān)系。圖形符號方法：用電路器件符號組成的電路圖。波形時序圖方法：用信號對時間的函數(shù)曲線表示電路功能，主要用表示電路信號間的時間關(guān)系。上述各種方法與人們理解、設(shè)計數(shù)字電路的各種需要有關(guān)。如果涉及制造電路，還需要更多的描述方法。如電路網(wǎng)表、電路制版、布線等。在不同的設(shè)計階段，使用不同的描述方法。4、數(shù)字系統(tǒng)的硬件語言描述方式數(shù)字電路系統(tǒng)的一般描述方法是類似于機器語言式的描述方式。一個系統(tǒng)從概念到具體電路的過程需要人工一步一步的完成，就象計算機中用人工編譯得到機器語言代碼。硬件描述語言希望用類似計算機高級語言的方式描述數(shù)字電路系統(tǒng)，使得硬件的設(shè)計軟件化。由于硬件電路比計算機機器語言代碼要復(fù)雜得多，因此很難將所有抽象性的概念都能“編譯”成具體的電路網(wǎng)表。故硬件描述語言實際上包括了系統(tǒng)設(shè)計的各種行為抽象層次。硬件描述語言有多種，已成為IEEE標(biāo)準(zhǔn)的有VHDL(VeryHighSpeedIntegeratdCiruit)和VerilogHDL。VHDL在1983年成為IEEE標(biāo)準(zhǔn)，VerilogHDL在1995成為IEEE標(biāo)準(zhǔn)。目前使用的硬件描述語言人數(shù)兩者各占50%。兩者在行為抽象建模的覆蓋范圍方面有所不同。一般認為VerilogHDL在系統(tǒng)抽象方面比VHDL差一些，而VerilogHDL在門級和開關(guān)級方面比VHDL強。VerilogHDL在1999年發(fā)表了模擬和數(shù)字都適用的標(biāo)準(zhǔn)。實現(xiàn)硬件設(shè)計軟件化的關(guān)鍵是要具備將抽象的行為描述轉(zhuǎn)變成門級描述的邏輯電路的工具。這種工具稱為“綜合工具”。在目前情況下，還不能實現(xiàn)對所以行為描述進行綜合。這使得硬件描述語言必須同時具備行為描述和門級描述及中間級別的描述能力。因此，學(xué)習(xí)硬件描述語言必須以懂硬件電路為基礎(chǔ)，不象學(xué)習(xí)計算機高級語言可以不懂匯編語言和計算機處理器的內(nèi)部結(jié)構(gòu)。在一個具體的電路系統(tǒng)設(shè)計中，可能會用到各種層次的描述。設(shè)計描述的層次級別越低，實現(xiàn)的可能性越大，最后電路的簡潔性越高，而手工工作量也越大。設(shè)計描述的層次越高，實現(xiàn)的可能性越小，最后電路的簡潔性越低，而手工工作量也越小。甚至可以將已經(jīng)完成的門級電路翻譯成硬件描述語言的描述，但設(shè)計的工作效率就很低。數(shù)字電路系統(tǒng)的設(shè)計結(jié)果需要進行驗證后才能使用，過去一般是通過實驗，后來可以進行軟件仿真。在仿真前需要將設(shè)計進行輸入，不同的設(shè)計有不同的輸入法。硬件描述語言的源代碼是純文本，輸入和修改比圖形要容易和簡單得多，并且代碼很容易移植和擴充。圖形描述則很難進行修改。硬件描述語言適合于電路規(guī)模的不斷擴大。經(jīng)過驗證的、可綜合的、我們對其不支持功能的學(xué)習(xí)就無法進行驗證，使本課的學(xué)習(xí)受到一些限制。本課對硬件描述語言的學(xué)習(xí)主要是對VHDL語言的學(xué)習(xí)，通過學(xué)習(xí)達到