緒論-數(shù)字系統(tǒng)設(shè)計(jì)的概念

緒論數(shù)字系統(tǒng)設(shè)計(jì)的概念1、數(shù)字系統(tǒng)的電路層次門電路：CMOS門電路組合邏輯電路：以基本邏輯門組成的無(wú)反饋的單方向性電路。對(duì)時(shí)間而言，只有延遲的概念，沒(méi)有確定的時(shí)間邏輯。時(shí)序邏輯電路：在電路中存在輸出到輸入的反饋。具有邏輯時(shí)序的概念、即引入了時(shí)鐘的概念。時(shí)序電路分同步電路和異步電路兩類。同步電路系統(tǒng)以觸發(fā)器為基本時(shí)序電路單元，利用統(tǒng)一的時(shí)鐘對(duì)電路系統(tǒng)進(jìn)行統(tǒng)一的控制。異步電路利用專門的協(xié)調(diào)和仲裁電路進(jìn)行統(tǒng)一管理。我們目前使用的數(shù)字系統(tǒng)電路都是同步電路，其中也有一些異步的概念，如異步置位和異步復(fù)位等。真正的異步電路系統(tǒng)是沒(méi)有“時(shí)鐘”的。數(shù)字系統(tǒng)電路：以觸發(fā)器和功能組合電路組成單元電路——寄存器。在邏輯關(guān)系上分成兩部分，控制器和處理器。在較大的系統(tǒng)中又分成“內(nèi)核”和“外殼”。2、數(shù)字系統(tǒng)設(shè)計(jì)的分類專用集成電路（ASIC：ApplicationSpecificIntegratedCircuit）設(shè)計(jì)可編程電路（FPGA：FieldProgramableGenerricArray、CPLD：ComplexProgrammableLogicDevise）設(shè)計(jì)電路板設(shè)計(jì)（PCB：PrintedCircuitBoard）3、數(shù)字電路系統(tǒng)的一般描述方式邏輯代數(shù)方法：用邏輯函數(shù)、狀態(tài)方程表示電路。是一種數(shù)學(xué)形式的描述，可以對(duì)簡(jiǎn)單的邏輯單元進(jìn)行化簡(jiǎn)，具有數(shù)學(xué)的演繹功能。在保持電路功能不變的情況下，可以演變出多種形式。并與具體電路有一定的對(duì)應(yīng)關(guān)系。圖表方法：用真值表、狀態(tài)表、卡諾圖、狀態(tài)圖、ASM圖、框圖等表示數(shù)字電路的邏輯功能。與具體電路無(wú)直接對(duì)應(yīng)關(guān)系。圖形符號(hào)方法：用電路器件符號(hào)組成的電路圖。波形時(shí)序圖方法：用信號(hào)對(duì)時(shí)間的函數(shù)曲線表示電路功能，主要用表示電路信號(hào)間的時(shí)間關(guān)系。上述各種方法與人們理解、設(shè)計(jì)數(shù)字電路的各種需要有關(guān)。如果涉及制造電路，還需要更多的描述方法。如電路網(wǎng)表、電路制版、布線等。在不同的設(shè)計(jì)階段，使用不同的描述方法。4、數(shù)字系統(tǒng)的硬件語(yǔ)言描述方式數(shù)字電路系統(tǒng)的一般描述方法是類似于機(jī)器語(yǔ)言式的描述方式。一個(gè)系統(tǒng)從概念到具體電路的過(guò)程需要人工一步一步的完成，就象計(jì)算機(jī)中用人工編譯得到機(jī)器語(yǔ)言代碼。硬件描述語(yǔ)言希望用類似計(jì)算機(jī)高級(jí)語(yǔ)言的方式描述數(shù)字電路系統(tǒng)，使得硬件的設(shè)計(jì)軟件化。由于硬件電路比計(jì)算機(jī)機(jī)器語(yǔ)言代碼要復(fù)雜得多，因此很難將所有抽象性的概念都能“編譯”成具體的電路網(wǎng)表。故硬件描述語(yǔ)言實(shí)際上包括了系統(tǒng)設(shè)計(jì)的各種行為抽象層次。硬件描述語(yǔ)言有多種，已成為IEEE標(biāo)準(zhǔn)的有VHDL(VeryHighSpeedIntegeratdCiruit)和VerilogHDL。VHDL在1983年成為IEEE標(biāo)準(zhǔn)，VerilogHDL在1995成為IEEE標(biāo)準(zhǔn)。目前使用的硬件描述語(yǔ)言人數(shù)兩者各占50%。兩者在行為抽象建模的覆蓋范圍方面有所不同。一般認(rèn)為VerilogHDL在系統(tǒng)抽象方面比VHDL差一些，而VerilogHDL在門級(jí)和開關(guān)級(jí)方面比VHDL強(qiáng)。VerilogHDL在1999年發(fā)表了模擬和數(shù)字都適用的標(biāo)準(zhǔn)。實(shí)現(xiàn)硬件設(shè)計(jì)軟件化的關(guān)鍵是要具備將抽象的行為描述轉(zhuǎn)變成門級(jí)描述的邏輯電路的工具。這種工具稱為“綜合工具”。在目前情況下，還不能實(shí)現(xiàn)對(duì)所以行為描述進(jìn)行綜合。這使得硬件描述語(yǔ)言必須同時(shí)具備行為描述和門級(jí)描述及中間級(jí)別的描述能力。因此，學(xué)習(xí)硬件描述語(yǔ)言必須以懂硬件電路為基礎(chǔ)，不象學(xué)習(xí)計(jì)算機(jī)高級(jí)語(yǔ)言可以不懂匯編語(yǔ)言和計(jì)算機(jī)處理器的內(nèi)部結(jié)構(gòu)。在一個(gè)具體的電路系統(tǒng)設(shè)計(jì)中，可能會(huì)用到各種層次的描述。設(shè)計(jì)描述的層次級(jí)別越低，實(shí)現(xiàn)的可能性越大，最后電路的簡(jiǎn)潔性越高，而手工工作量也越大。設(shè)計(jì)描述的層次越高，實(shí)現(xiàn)的可能性越小，最后電路的簡(jiǎn)潔性越低，而手工工作量也越小。甚至可以將已經(jīng)完成的門級(jí)電路翻譯成硬件描述語(yǔ)言的描述，但設(shè)計(jì)的工作效率就很低。數(shù)字電路系統(tǒng)的設(shè)計(jì)結(jié)果需要進(jìn)行驗(yàn)證后才能使用，過(guò)去一般是通過(guò)實(shí)驗(yàn)，后來(lái)可以進(jìn)行軟件仿真。在仿真前需要將設(shè)計(jì)進(jìn)行輸入，不同的設(shè)計(jì)有不同的輸入法。硬件描述語(yǔ)言的源代碼是純文本，輸入和修改比圖形要容易和簡(jiǎn)單得多，并且代碼很容易移植和擴(kuò)充。圖形描述則很難進(jìn)行修改。硬件描述語(yǔ)言適合于電路規(guī)模的不斷擴(kuò)大。經(jīng)過(guò)驗(yàn)證的、可綜合的、我們對(duì)其不支持功能的學(xué)習(xí)就無(wú)法進(jìn)行驗(yàn)證，使本課的學(xué)習(xí)受到一些限制。本課對(duì)硬件描述語(yǔ)言的學(xué)習(xí)主要是對(duì)VHDL語(yǔ)言的學(xué)習(xí)，通過(guò)學(xué)習(xí)達(dá)到