SMT 基礎(chǔ)與工藝項(xiàng)目教程 課件 項(xiàng)目8 微組裝技術(shù)

SMT基礎(chǔ)與工藝項(xiàng)目教程

微組裝技術(shù)（micropackgingtechnology）是微電子組裝技術(shù)（microelectronicpackgingtechnology)的簡(jiǎn)稱，是新一代高級(jí)的電子組裝技術(shù)。它是通過(guò)微焊互連和微封裝工藝技術(shù)，將高集成度的IC器件及其他元器件組裝在高密度多層基板上，構(gòu)成高密度、高可靠、高性能、多功能的立體結(jié)構(gòu)微電子產(chǎn)品的綜合性高技術(shù)，是一種高級(jí)的混合微電子技術(shù)。項(xiàng)目8微組裝技術(shù)項(xiàng)目8.1SMT組裝工藝仿真演示SMT組裝工藝是SMT技術(shù)的基礎(chǔ)。完成本項(xiàng)目，學(xué)員應(yīng)能對(duì)SMT組裝工藝有個(gè)概括性地了解。同時(shí)，通過(guò)仿真平臺(tái)演示，加深對(duì)SMT組裝工藝步驟印象。通過(guò)相關(guān)SMT組裝工藝的3D演示視頻，強(qiáng)化SMT組裝工藝流程。任務(wù)描述相關(guān)知識(shí)8.1.1集成電路制造技術(shù)1.集成電路的基本概念

集成電路是一種將許多電子元件和電路結(jié)構(gòu)組合在一起的技術(shù)，從而形成一個(gè)完整的電路系統(tǒng)的器件。它是由半導(dǎo)體材料和化學(xué)材料構(gòu)成的微型電器元件，可以實(shí)現(xiàn)大規(guī)模的集成電路功能。相關(guān)知識(shí)8.1.1集成電路制造技術(shù)1.集成電路的基本概念

集成電路是一種將許多電子元件和電路結(jié)構(gòu)組合在一起的技術(shù)，從而形成一個(gè)完整的電路系統(tǒng)的器件。它是由半導(dǎo)體材料和化學(xué)材料構(gòu)成的微型電器元件，可以實(shí)現(xiàn)大規(guī)模的集成電路功能。相關(guān)知識(shí)8.1.1集成電路制造技術(shù)2.集成電路的制造技術(shù)

（1）掩膜技術(shù)

掩膜是制造集成電路的關(guān)鍵步驟之一，它可以通過(guò)光刻技術(shù)，將設(shè)備圖案信息轉(zhuǎn)移到硅片上。掩膜制作步驟通常分為掩膜圖形定義、將圖形轉(zhuǎn)移到進(jìn)樣硅片上、修復(fù)和清洗四個(gè)步驟。相關(guān)知識(shí)8.1.1集成電路制造技術(shù)2.集成電路的制造技術(shù)

（2）擴(kuò)散技術(shù)

擴(kuò)散技術(shù)是制造集成電路的一個(gè)重要步驟，它用于向硅片表面導(dǎo)入不同級(jí)別的斗體材料，或在硅表面上形成具有帶墨材料的氧化物層。擴(kuò)散技術(shù)的作用是使硅片表面形成新的半導(dǎo)體區(qū)域和各種摻雜區(qū)域，這些區(qū)域構(gòu)成了集成電路中的各種電子元件和電路結(jié)構(gòu)。相關(guān)知識(shí)8.1.1集成電路制造技術(shù)2.集成電路的制造技術(shù)

（3）激光微加工技術(shù)

激光微加工技術(shù)是一種可以在集成電路制造中實(shí)現(xiàn)高分辨率圖像和精細(xì)圖案的技術(shù)。激光微加工通常是在硅晶體上切割和雕刻器件，這些器件用于構(gòu)成集成電路的有空間分離的元件和電路結(jié)構(gòu)。相關(guān)知識(shí)8.1.1集成電路制造技術(shù)2.集成電路的制造技術(shù)

（4）刻蝕技術(shù)刻蝕技術(shù)是將多層材料沉積在硅片上，通過(guò)化學(xué)反應(yīng)蝕去相應(yīng)材料以制造器件?？涛g可以實(shí)現(xiàn)更高精度的加工，并且具有精細(xì)化的刻板表面，所以這個(gè)技術(shù)重要性尤為突出。常見的集成電路制造過(guò)程如圖所示。相關(guān)知識(shí)8.1.1集成電路制造技術(shù)3.集成電路材料

集成電路是現(xiàn)代電子技術(shù)中的重要組成部分，它由多種材料組成，其中包括硅、金屬、絕緣體等。

金屬材料也是集成電路中不可或缺的一部分。金屬材料主要用于制作集成電路中的導(dǎo)線和連接器，其良好的導(dǎo)電性能和機(jī)械性能能夠確保集成電路中信號(hào)的傳輸和連接的可靠性。

絕緣體材料也是集成電路中至關(guān)重要的一部分。絕緣體材料通常被用來(lái)隔離和保護(hù)集成電路中的導(dǎo)線和器件，防止它們之間的相互干擾和短路。相關(guān)知識(shí)8.1.1集成電路制造技術(shù)4.集成電路生產(chǎn)環(huán)境

集成電路是高度精密復(fù)雜的器件,對(duì)生產(chǎn)環(huán)境有嚴(yán)格的要求集成電路的工藝水平進(jìn)入深亞微米以后;對(duì)其加工的環(huán)境提出了更加苛刻的要求這是因?yàn)槿魏瘟匠^(guò)0.18um的塵埃雜質(zhì)團(tuán)都將破壞微精細(xì)加工圖形,產(chǎn)生加工缺陷,甚至使加工圖形報(bào)廢。相關(guān)知識(shí)8.1.1集成電路制造技術(shù)4.集成電路生產(chǎn)環(huán)境

(1)凈化標(biāo)準(zhǔn)

凈化標(biāo)準(zhǔn)是衡量工作環(huán)境的統(tǒng)一標(biāo)準(zhǔn)。衡量空氣環(huán)境潔凈程度的主要技術(shù)指標(biāo)是潔凈度等級(jí)，下表為常見空氣潔凈度等級(jí)表。相關(guān)知識(shí)8.1.1集成電路制造技術(shù)4.集成電路生產(chǎn)環(huán)境

（2）人

人是顆粒的產(chǎn)生者。人員持續(xù)不斷地進(jìn)出潔凈室,是潔凈室的最大污染來(lái)源顆粒來(lái)源于頭發(fā)和頭發(fā)用品衣物纖維皮屑等。人處于不同姿態(tài)時(shí)所產(chǎn)生的塵埃情況如表所示，常見的工作人員穿戴如圖所示。相關(guān)知識(shí)8.1.1集成電路制造技術(shù)4.集成電路生產(chǎn)環(huán)境

（3）超純物質(zhì)和化學(xué)試劑

在微電子加工工藝中,清洗是使用頻率最高的一道工藝。對(duì)加工集成電路芯片進(jìn)行清洗必須使用超純水。這是因?yàn)樽詠?lái)水和普通蒸餾水都含有一些雜質(zhì)離子,如鈉(Na)鉀(K)鎂(Mg2)鈣(Ca2)等陽(yáng)離子，還有氯(Cl-)、硫酸根（SO42-)、碳酸根（CO32-)硅酸根(Si22-)等陰離子。若用含有這些正負(fù)離子的自來(lái)水和蒸餾水去清洗芯片，不但清洗不干凈，反而越洗，污染越嚴(yán)重。相關(guān)知識(shí)8.1.2微組裝技術(shù)1.微組裝技術(shù)內(nèi)涵及其與電子組裝技術(shù)的關(guān)系

微電子組裝技術(shù)是指板級(jí)高密度組裝，其基礎(chǔ)是SMT表面制造技術(shù)。微電子組裝技術(shù)主要采用倒裝（FlipChip，F(xiàn)C）C4(ControlledCollapseChipConnection)凸點(diǎn)技術(shù)，實(shí)現(xiàn)了IC器件封裝(C4凸點(diǎn))和板級(jí)電路組裝（錫球BGA)這兩個(gè)階層之間在回流焊接技術(shù)上的融合。

相關(guān)知識(shí)8.1.2微組裝技術(shù)2.微組裝技術(shù)的層次和關(guān)鍵技術(shù)

（1）微組裝技術(shù)的層次——整機(jī)系統(tǒng)的微組裝層次，大致可分為三個(gè)層次：1）1級(jí)（芯片級(jí)）2）2級(jí)（組件級(jí)）3）3級(jí)（印制電路板級(jí)）相關(guān)知識(shí)8.1.2微組裝技術(shù)2.微組裝技術(shù)的層次和關(guān)鍵技術(shù)

（2）關(guān)鍵技術(shù)

1）芯片級(jí)的主要關(guān)鍵技術(shù)——凸點(diǎn)形成技術(shù)和植球技術(shù)，KGD技術(shù)，TAB技術(shù)，細(xì)間距絲鍵合技術(shù)，細(xì)間距引出封裝的工藝技術(shù)2）組件級(jí)的主要關(guān)鍵技術(shù)——多層布線基板設(shè)計(jì)、工藝、材料及檢測(cè)技術(shù)，倒裝芯片焊接、檢測(cè)和清洗技術(shù)，細(xì)間距絲鍵合技術(shù)，芯片互連可靠性評(píng)估和檢測(cè)技術(shù)，高導(dǎo)熱封裝的設(shè)計(jì)、工藝、材料和密封技術(shù)，其他片式元器件的集成技術(shù)。3）印制板級(jí)的主要關(guān)鍵技術(shù)——電路分割設(shè)計(jì)技術(shù)，大面積多層印制電路板的設(shè)計(jì)、工藝、材料、檢測(cè)技術(shù)以及結(jié)構(gòu)設(shè)計(jì)、工藝技術(shù)以及組件與母板的互連技術(shù)。相關(guān)知識(shí)8.1.3BGA技術(shù)1.BGA封裝類型

PBGA-塑封BGA

CBGA-陶瓷封裝BGA

CCBGA-陶瓷封裝柱形焊球BGA

TBGA-TapeBallGridArray-卷帶球柵陣列

SBGA-SuperBallGridArray-超級(jí)球柵陣列

MBGA-MetalBallGridArray-單層金屬球柵陣列

μBGA-FinePitchBGA(20milpitch)atrademarkofTesseraGroup-細(xì)間距球柵陣列

FPBGA-NECFinePitchBGA(20milpitch)NEC'sdesigntocompetewithTessera-NEC細(xì)間距球柵陣列BGA(BallGridArray)即“焊球陣列”。它是在基板的下面按陣列方式引出球形引腳。相關(guān)知識(shí)8.1.3BGA技術(shù)1.BGA封裝類型

各類BGA封裝如圖所示相關(guān)知識(shí)8.1.3BGA技術(shù)1.BGA封裝類型

BGA引線的排布情況有多種，4種常見的BGA引腳排布情況如圖所示：相關(guān)知識(shí)8.1.3BGA技術(shù)2.BGA封裝優(yōu)缺點(diǎn)

優(yōu)點(diǎn)：

實(shí)現(xiàn)芯片高密度、高性能、多引腳封裝。

該技術(shù)實(shí)現(xiàn)的封裝CPU信號(hào)傳輸延遲小，適應(yīng)頻率可以提高很大。

可采用熱增強(qiáng)型芯片法焊接，從而可以改善它的電熱性能。

雖然該技術(shù)的I/O引腳數(shù)增多，但引腳之間的距離遠(yuǎn)大于QFP，從而提高了組裝成品率。

該技術(shù)的組裝可用共面焊接，從而能大大提高封裝的可靠性。

性能：與引腳架式封裝比較，BGA有共地/電源平面和較短的電連接；共地平面和熱通孔可改進(jìn)熱性能。缺點(diǎn)：BGA封裝占用基板的面積比較大。相關(guān)知識(shí)8.1.4倒裝芯片技術(shù)

倒裝芯片（Flipchip）又稱倒裝片，是在I/O焊盤上沉積錫鉛球，然后將芯片翻轉(zhuǎn)加熱利用熔融的錫鉛球與陶瓷基板相結(jié)合此技術(shù)替換常規(guī)打線接合，逐漸成為未來(lái)的封裝主流，當(dāng)前主要應(yīng)用于高時(shí)脈的CPU、GPU(GraphicProcessorUnit)及Chipset等產(chǎn)品為主。

倒裝片連接有三種主要類型:可控塌陷芯片連接C4(ControlledCollapseChipConnection)、DCA(Directchipattach)和FCAA(FlipChipAdhesiveAttachement)。相關(guān)知識(shí)8.1.4倒裝芯片技術(shù)1.可控塌陷芯片連接C4

C4是類似超細(xì)間距BGA的一種形式與硅片連接的焊球陣列一般的間距為0.23、0.254mm。焊球直徑為0.102、0.127mm。焊球組份為97Pb/3Sn。這些焊球在硅片上可以呈完全分布或部分分布。C4連接的優(yōu)點(diǎn)在于：具有優(yōu)良的電性能和熱特性在中等焊球間距的情況下，I/O數(shù)可以很高不受焊盤尺寸的限制可以適于批量生產(chǎn)可大大減小尺寸和重量相關(guān)知識(shí)8.1.4倒裝芯片技術(shù)2.直接芯片貼裝DCA

DCA和C4類似是一種超細(xì)間距連接。DCA的硅片和C4連接中的硅片結(jié)構(gòu)相同，兩者之間的唯一區(qū)別在于基材的選擇。DCA采用的基材是典型的印制材料。DCA的焊球組份是97Pb/Sn，連接焊接盤上的焊料是共晶焊料（37Pb/63Sn）。相關(guān)知識(shí)8.1.4倒裝芯片技術(shù)3.倒裝芯片粘合附著FCAA

FCAA連接存在多種形式，當(dāng)前仍處于初期開發(fā)階段。硅片與基材之間的連接不采用焊料，而是用膠來(lái)代替。這種連接中的硅片底部可以有焊球，也可以采用焊料凸點(diǎn)等結(jié)構(gòu)。FCAA所用的膠包括各向同性和各向異性等多種類型，主要取決于實(shí)際應(yīng)用中的連接狀況，另外，基材的選用通常有陶瓷，印刷板材料和柔性電路板。相關(guān)知識(shí)8.1.4倒裝芯片技術(shù)4.特性

倒裝芯片（Flip-Chip）封裝技術(shù)與傳統(tǒng)的引線鍵合工藝相比具有許多明顯的優(yōu)點(diǎn),包括,優(yōu)越的電學(xué)及熱學(xué)性能,高I/O引腳數(shù)，封裝尺寸減小等。

倒裝芯片封裝技術(shù)的熱學(xué)性能明顯優(yōu)越于常規(guī)使用的引線鍵合工藝。

倒裝芯片封裝另一個(gè)重要優(yōu)點(diǎn)是電學(xué)性能。任務(wù)實(shí)施1.實(shí)訓(xùn)目的及要求1)了解集成電路制造技術(shù)；2)了解BGA組裝技術(shù)；3)了解倒裝片技術(shù)；

4)了解利用仿真平臺(tái)完成SMT組裝工藝實(shí)訓(xùn)流程。2.實(shí)訓(xùn)器材l硬件：PC機(jī)l仿真平臺(tái)3.知識(shí)儲(chǔ)備任務(wù)實(shí)施

（1）SMT組裝工藝通孔插裝THT

技術(shù)將元器件插裝印制板的孔中，組裝密度低，投資大；表面貼裝SMT

技術(shù)直接將元器件貼焊到印制板表面上，組裝密度較高；微電子組裝MAT

將元器件的引腳轉(zhuǎn)變?yōu)榍蚧蛲裹c(diǎn)，直接貼焊到印制板表面上，組裝密度高。常見SMT組裝工藝如圖所示。3.知識(shí)儲(chǔ)備任務(wù)實(shí)施

（1）SMT組裝工藝產(chǎn)品（組裝）類型決定工藝流程和生產(chǎn)線。產(chǎn)品（組裝）類型建表所示3.知識(shí)儲(chǔ)備任務(wù)實(shí)施

（1）SMT組裝工藝1）全表組裝型（I型）工藝流程①IA

單面組裝工藝（FC

智能卡）。適用于倒裝片F(xiàn)C(Flip

Chip)

。倒裝焊再流時(shí)，C4

凸點(diǎn)(金屬+

高熔點(diǎn)的焊料95Pb/5Sn）不變形，只是PCB上低熔點(diǎn)的焊料熔化。印焊膏→點(diǎn)膠→FC

貼裝→C4

焊膏再流焊→下填充。②IB

雙面再流焊工藝（BGA電腦）。A面布有大型IC

器件，B面以片式元件為主，安裝面積最小化。常用于密集型或超小型電子產(chǎn)品，如：手機(jī)、MP3、MP4

等。常用兩次再流焊：采用粘接劑，B

面的SMD/SMC

經(jīng)過(guò)兩次再流焊，需用粘接劑固定。

B面印焊膏→涂膠水→貼片→再流焊→翻面→A

面印焊膏→貼片→再流焊。3.知識(shí)儲(chǔ)備任務(wù)實(shí)施

（1）SMT組裝工藝2）混裝型（II-III型）工藝流程①IIA型單面混裝（QFP家電）：SMC,SMD和THT均在A面。A面印焊膏→貼片→再流焊→A面插件→波峰焊。②IIB型雙面混裝（BGA&QFP工控）：SMC,SMD和THT均在A面，SMCB面。B面點(diǎn)膠→貼片→固化→翻面→A面印焊膏→貼片→再流焊→A面插件→波峰焊。3.知識(shí)儲(chǔ)備任務(wù)實(shí)施

（1）SMT組裝工藝③IIC型雙面混裝（BGA&QFN汽車電子）：SMC,SMD和THT均在A面和B面?？刹捎肁面和B面SMD/SMC依次分別進(jìn)行再流焊后，再插裝THC并進(jìn)行波峰焊接。因波峰焊是瞬間焊，一般焊接時(shí)間只有10s，要求B面元器件能承受二次再流焊?！鶥面印焊膏→點(diǎn)膠→貼片→再流焊→翻面→A面印焊膏→貼片→再流焊→→A面插件→波峰焊→翻面→B面手工插件→翻面→選擇波峰焊。3.知識(shí)儲(chǔ)備任務(wù)實(shí)施

（1）SMT組裝工藝④III型單面混裝（CHIP高頻頭）：SMC,SMD和THT均在A面，SMC在B面?！鶥面點(diǎn)膠→貼片→固化→翻面→A面插件→波峰焊。任務(wù)實(shí)施4.實(shí)訓(xùn)內(nèi)容及步驟1）打開仿真平臺(tái)，進(jìn)入SMT組裝工藝主頁(yè)面。任務(wù)實(shí)施4.實(shí)訓(xùn)內(nèi)容及步驟2）點(diǎn)擊“工程1：BGA電腦組裝工藝流程設(shè)計(jì)”，進(jìn)入工藝流程實(shí)驗(yàn)，如圖所示。在頁(yè)面中，下拉選擇BGA電腦工藝流程每步工序。正確的參數(shù)設(shè)置如右圖所示。任務(wù)實(shí)施4.實(shí)訓(xùn)內(nèi)容及步驟3）點(diǎn)擊“QFP家電工藝流程”進(jìn)入下一個(gè)組裝工藝流程設(shè)計(jì)，如圖8-17所示。流程設(shè)計(jì)與前面BGA電腦組裝工藝流程類似。正確的參數(shù)設(shè)置如右圖所示。任務(wù)實(shí)施4.實(shí)訓(xùn)內(nèi)容及步驟4）點(diǎn)擊“BGA/QFP工控工藝”進(jìn)入下一個(gè)組裝工藝流程設(shè)計(jì)，如圖所示。正確的參數(shù)設(shè)置如右圖所示。任務(wù)實(shí)施4.實(shí)訓(xùn)內(nèi)容及步驟5）點(diǎn)擊“BGA/QFN汽車電子工藝”進(jìn)入下一個(gè)組裝工藝流程設(shè)計(jì)，如圖所示。流程設(shè)計(jì)與前面工藝流程類似。正確的參數(shù)設(shè)置如右圖所示。任務(wù)實(shí)施4.實(shí)訓(xùn)內(nèi)容及步驟6）點(diǎn)擊“BGA電腦工藝參數(shù)設(shè)計(jì)”進(jìn)入下一個(gè)組裝工藝流程設(shè)計(jì)，如圖所示。流程設(shè)計(jì)與前面工藝流程類似，正確的參數(shù)設(shè)置如右圖所示。任務(wù)實(shí)施5.實(shí)訓(xùn)結(jié)果及數(shù)據(jù)1)熟悉常見SMT組裝工藝流程；2)了解任務(wù)中的五種工藝流程；3)大致熟悉SMT組裝工藝流程的參數(shù)設(shè)計(jì)；

4)學(xué)會(huì)分析各種工藝之間的區(qū)別和共同點(diǎn)。項(xiàng)目8.2微電子組裝工藝仿真演示

微組裝技術(shù)是綜合運(yùn)用高密度多層基板技術(shù)、多芯片組裝技術(shù)、三維立體組裝技術(shù)和系統(tǒng)級(jí)組裝技術(shù)，將集成電路裸芯片、薄/厚膜混合電路、微小型表面貼裝元器件等進(jìn)行高密度互連，構(gòu)成三維立體結(jié)構(gòu)的高密度、多功能模塊化電子產(chǎn)品的一種先進(jìn)電氣互聯(lián)技術(shù)。隨著電子信息產(chǎn)品向小型化、輕量化、高工作頻率、高可靠和低成本等方向發(fā)展，對(duì)微組裝技術(shù)的要求越來(lái)越高。任務(wù)描述相關(guān)知識(shí)8.2.1CSP技術(shù)

CSP(ChipScalePackage)封裝，是芯片級(jí)封裝的意思。CSP封裝是最新一代的內(nèi)存芯片封裝技術(shù)，其技術(shù)性能又有了新的提升。相關(guān)知識(shí)8.2.1CSP技術(shù)1.柔性基片（FlexibleLaminate）CSP產(chǎn)品的封裝工藝流程

柔性基片（FlexibleLaminate）柔性基片CSP產(chǎn)品，它的芯片焊盤與基片焊盤問(wèn)的連接方式可以是倒裝片鍵合、TAB鍵合、引線鍵合。相關(guān)知識(shí)8.2.1CSP技術(shù)1.柔性基片（FlexibleLaminate）CSP產(chǎn)品的封裝工藝流程

(1)采用倒裝片鍵合的柔性基片CSP的封裝工藝流程圓片→二次布線(焊盤再分布)→(減薄)形成凸點(diǎn)→劃片→倒裝片鍵合→模塑包封→(在基片上安裝焊球)→測(cè)試、篩選→激光打標(biāo)。(2)采用TAB鍵合的柔性基片CSP產(chǎn)品的封裝工藝流程圓片→(在圓片上制作凸點(diǎn))減薄、劃片→TAB內(nèi)焊點(diǎn)鍵合(把引線鍵合在柔性基片上)→TAB鍵合線切割成型→TAB外焊點(diǎn)鍵合→模塑包封→(在基片上安裝焊球)→測(cè)試→篩選→激光打標(biāo)。(3)采用引線鍵合的柔性基片CSP產(chǎn)品的封裝工藝流程圓片→減薄、劃片→芯片鍵合→引線鍵合→模塑包封→(在基片上安裝焊球)→測(cè)試、篩選→激光打標(biāo)。相關(guān)知識(shí)8.2.1CSP技術(shù)2.硬質(zhì)基片CSP產(chǎn)品的封裝工藝流程

硬質(zhì)基片（CeramicSubstrateThinPackage）CSP產(chǎn)品封裝工藝與柔性基片的封裝工藝一樣，芯片焊盤與基片焊盤之間的連接也可以是倒裝片鍵合、TAB鍵合、引線鍵合。它的工藝流程與柔性基片CSP的完全相同，只是由于采用的基片材料不同，因此，在具體操作時(shí)會(huì)有較大的差別。相關(guān)知識(shí)8.2.1CSP技術(shù)3.引線框架CSP產(chǎn)品的封裝工藝流程

引線框架CSP產(chǎn)品的封裝工藝與傳統(tǒng)的塑封工藝完全相同，只是使用的引線框架要小一些，也要薄一些。引線框架CSP產(chǎn)品的工藝流程為：圓片→減薄、劃片→芯片鍵合→引線鍵合→模塑包封→電鍍→切篩、引線成型→測(cè)試→篩選→激光打標(biāo)。相關(guān)知識(shí)8.2.1CSP技術(shù)4.圓片級(jí)(WLCSP)CSP產(chǎn)品的封裝工藝流程

圓片級(jí)芯片尺寸封裝在wafer的前道工序完成后，直接對(duì)晶體（wafer）利用半導(dǎo)體工藝進(jìn)行后道封裝，再切割分離成單個(gè)器件。圓片級(jí)3M工藝結(jié)構(gòu)圖如圖所示。引線框架CSP產(chǎn)品的工藝流程為：圓片→減薄、劃片→芯片鍵合→引線鍵合→模塑包封→電鍍→切篩、引線成型→測(cè)試→篩選→激光打標(biāo)。相關(guān)知識(shí)8.2.1CSP技術(shù)4.圓片級(jí)(WLCSP)CSP產(chǎn)品的封裝工藝流程

(1)在圓片上制作接觸器的圓片級(jí)CSP的封裝工藝流程圓片→二次布線→減薄→在圓片上制作接觸器→接觸器電鍍→測(cè)試、篩選→劃片→激光打標(biāo)。(2)在圓片上制作焊球的圓片級(jí)CSP的封裝工藝流程圓片→二次布線→減薄→在圓片上制作焊球→模塑包封或表面涂敷→測(cè)試、篩選→劃片→激光打標(biāo)。相關(guān)知識(shí)8.2.1CSP技術(shù)5.疊層CSP產(chǎn)品的封裝工藝流程

疊層CSP產(chǎn)品使用的基片一般是硬質(zhì)基片。疊層CSP作為一種三維結(jié)構(gòu)封裝技術(shù)，疊層CSP封裝每個(gè)封裝體內(nèi)包含2個(gè)或更多個(gè)IC芯片。下圖是一種典型的四層芯片疊層CSP封裝產(chǎn)品,或稱多芯片封裝(Multi-chippackage)簡(jiǎn)稱MCP。相關(guān)知識(shí)8.2.1CSP技術(shù)5.疊層CSP產(chǎn)品的封裝工藝流程

疊層CSP產(chǎn)品使用的基片一般是硬質(zhì)基片。疊層CSP作為一種三維結(jié)構(gòu)封裝技術(shù)，疊層CSP封裝每個(gè)封裝體內(nèi)包含2個(gè)或更多個(gè)IC芯片。下圖是一種典型的四層芯片疊層CSP封裝產(chǎn)品,或稱多芯片封裝(Multi-chippackage)簡(jiǎn)稱MCP。相關(guān)知識(shí)8.2.1CSP技術(shù)5.疊層CSP產(chǎn)品的封裝工藝流程

(1)采用引線鍵合的疊層CSP的封裝工藝流程圓片→減薄、劃片→芯片鍵合→引線鍵合→包封→在基片上安裝焊球→測(cè)試→篩選→激光打標(biāo)。采用引線鍵合的CSP產(chǎn)品，下面一層的芯片尺寸最大，上面一層的最小。芯片鍵合時(shí)，多層芯片可以同時(shí)固化(導(dǎo)電膠裝片)，也可以分步固化；引線鍵合時(shí)，先鍵合下面一層的引線，后鍵合上面一層的引線。相關(guān)知識(shí)8.2.1CSP技術(shù)5.疊層CSP產(chǎn)品的封裝工藝流程

(2)采用倒裝片的疊層CSP產(chǎn)品的封裝工藝流程圓片→二次布線→減薄、制作凸點(diǎn)→劃片→倒裝鍵合→(下填充)包封→在基片上安裝焊球→測(cè)試→篩選→激光打標(biāo)。在疊層CSP中，如果是把倒裝片鍵合和引線鍵合組合起來(lái)使用。在封裝時(shí)，先要進(jìn)行芯片鍵合和倒裝片鍵合，再進(jìn)行引線鍵合。相關(guān)知識(shí)8.2.1CSP技術(shù)6.CSP的優(yōu)點(diǎn)

更直接的導(dǎo)電通路

更容易做到頻率為500MHz-600MHz

所有導(dǎo)電通路具有較低的電抗性

由于CSP芯片自重輕，因此在再流焊接過(guò)程中有更好的自對(duì)中特性。熱傳導(dǎo)更均勻只需對(duì)現(xiàn)有BGA設(shè)備稍加修改即可完成CSP焊接。相關(guān)知識(shí)8.2.2SOC、SOPC技術(shù)6.CSP的優(yōu)點(diǎn)

SoC(SystemonChip)是一種集成電路。它將所有或大部分必要的電子電路和部件集成到單一芯片上。主要包括CPU核心、內(nèi)存、輸入/輸出控制器、外圍設(shè)備和其他功能模塊。SoC的設(shè)計(jì)目標(biāo)是為了讓它能夠作為系統(tǒng)的主要計(jì)算引擎。SoPC(SystemonaProgrammableChip)-可編程片上系統(tǒng)：是指硬件邏輯可編程的片上系統(tǒng)，如FPGA（現(xiàn)場(chǎng)可編程門陣列）被用于創(chuàng)建系統(tǒng)級(jí)的設(shè)計(jì)。相關(guān)知識(shí)8.1.6MCM技術(shù)

多芯片組件結(jié)構(gòu)示意圖如圖所示相關(guān)知識(shí)8.1.6MCM技術(shù)1.多芯片組件（MCM）技術(shù)內(nèi)涵

（1）技術(shù)內(nèi)涵MCM是multichipmodule英文的縮寫，通常譯為多芯片組件（也有譯為多芯片模塊）。MCM技術(shù)屬于混合微電子技術(shù)的范疇，是混合微電子技術(shù)向高級(jí)階段發(fā)展的集中體現(xiàn)，是一種典型的高級(jí)混合集成電路技術(shù)。

關(guān)于MCM的定義，定性的來(lái)說(shuō)MCM應(yīng)具備以下三個(gè)條件：1)具有高密度多層布線基板；2)內(nèi)裝兩塊以上的裸芯片IC（一般為大規(guī)模集成電路）；3)組裝在同一個(gè)封裝內(nèi)。也就是說(shuō)，MCM是一種在高密度多層布線基板上組裝有2塊以上裸芯片IC（一般為L(zhǎng)SI）以及其它微型元器件，并封裝在同一外殼內(nèi)的高密度微電子組件。相關(guān)知識(shí)8.1.6MCM技術(shù)1.多芯片組件（MCM）技術(shù)內(nèi)涵

2.優(yōu)點(diǎn)1)使電路組裝更加高密度化，進(jìn)一步實(shí)現(xiàn)整機(jī)的小型化和輕量化。2)進(jìn)一步提高性能，實(shí)現(xiàn)高速化。3)提高可靠性。4)易于實(shí)現(xiàn)多功能。相關(guān)知識(shí)8.1.6MCM技術(shù)1.多芯片組件（MCM）技術(shù)內(nèi)涵

3.類型和特點(diǎn)1)疊層型MCM2)厚膜陶瓷型MCM3)淀積型MCM4)混合型MCM-H任務(wù)實(shí)施1.實(shí)訓(xùn)目的及要求1)了解常見的微組裝技術(shù)；2)了解常見的微組裝技術(shù)涉及的關(guān)鍵技術(shù)；3)了解SMT智能制造中常見的產(chǎn)品類型、組裝類型及組裝方式4)熟悉設(shè)計(jì)還有微組裝器件PCB；5)掌握對(duì)微組裝器件PCB進(jìn)行SMT制造實(shí)驗(yàn)方法和流程。2.實(shí)訓(xùn)器材3.知識(shí)儲(chǔ)備任務(wù)實(shí)施

（1）微電子智造技術(shù)

微電子智造技術(shù)是指板級(jí)高密度組裝，因倒裝片C4凸點(diǎn)技術(shù)的突破，實(shí)現(xiàn)了IC器件封裝C4點(diǎn)和板級(jí)電路組裝錫BGA這兩階層之間在回流焊接技術(shù)上的融合。微組裝技術(shù)特點(diǎn)如圖所示3.知識(shí)儲(chǔ)備任務(wù)實(shí)施

（2）微組裝工藝流程1）組裝方式SMT智能制造中常見的產(chǎn)品類型、組裝類型及組裝方式如圖所示。3.知識(shí)儲(chǔ)備任務(wù)實(shí)施

（3）全表組裝型(I型)工藝流程1)IA單面組裝工藝(FC智能卡)

適用于倒裝片F(xiàn)C(FlipChip)。倒裝焊再流時(shí)，C4凸點(diǎn)(金屬+高熔點(diǎn)的焊料95Pb/5Sn)不變形，只是PCB上低熔點(diǎn)的焊料熔化。印焊膏點(diǎn)膠→FC貼裝→C4→焊膏再流焊→下填充。3.知識(shí)儲(chǔ)備任務(wù)實(shí)施

（3）全表組裝型(I型)工藝流程2)IB雙面再流焊工藝(BGA電腦)①兩次再流焊(常用):采用粘接劑，B面的SMD/SMC經(jīng)過(guò)兩次再流焊，需用粘接劑固定，B面印焊膏→涂膠水→貼片→再流焊→翻面→A面印焊膏→貼片→再流焊。②一次再流焊(盡量不用):采用低熔點(diǎn)焊膏，不需要在B面涂覆粘接劑。B面印低熔點(diǎn)焊膏→貼片→翻面→A面印焊膏貼片→再流焊。③雙面同時(shí)焊接(少用):A面印焊膏→涂膠水→貼片→固化翻面→B面印焊膏→貼片→再流焊（再流焊溫區(qū)中PCB上/下溫差小2°C）；A面、B面元件近于對(duì)稱，否則PCB易變形，造成焊接不良。3.知識(shí)儲(chǔ)備任務(wù)實(shí)施

（4）混裝型(I型)工藝流程1)IIA型單面混裝(QFP家電)SMC，SMD和THT均在A面：A面印焊膏→貼片→再流焊→A面插件→波峰焊。2)IIB型雙面混裝(BGA&QFP工控)SMC，SMD和THT均在A面，SMC在B面：B面點(diǎn)膠→貼片→固化→翻面→A面印焊膏→貼片→再流焊→A面插件→波峰焊。3.知識(shí)儲(chǔ)備任務(wù)實(shí)施

（4）混裝型(I型)工藝流程3)IIC型雙面混裝(BGA&QFN汽車電子)SMC,SMD和THT均在A面和B面，可采用A面和B面SMD/SMC依次分別進(jìn)行回流后，再裝THC并進(jìn)行波峰接。因波峰焊是高溫設(shè)備，一般接受時(shí)間只有10s，要求B面元器件能承受二次再流焊。B面印焊膏→點(diǎn)膠貼片→再流焊→翻面→A面印焊膏→貼片→再流焊→A面插件→波峰焊→翻面→B面手插件→翻面→選擇波峰焊。4)III型單面混裝(CHIP高頻頭)SMC,SMD和