數(shù)字電子技術(shù)（山東科技大學(xué)）知到智慧樹期末考試答案題庫2025年山東科技大學(xué)

數(shù)字電子技術(shù)（山東科技大學(xué)）知到智慧樹期末考試答案題庫2025年山東科技大學(xué)集電極開路門輸出端連接在一起可實現(xiàn)“線或”功能。

答案:錯集電極開路（OC）門可用于（

）。

答案:“線與”邏輯電路邏輯表達式Y(jié)=AB可以用（

）直接實現(xiàn)。

答案:與門邏輯變量的取值１和０可以表示（

）。

答案:開關(guān)的閉合、斷開；

電位的高、低；

真與假；

電流的有、無邏輯函數(shù)的表示方法中具有唯一性的是（

）。

答案:真值表；

卡諾圖邏輯函數(shù)F=AB+BC的最小項之和為（

）。

答案:F=m3+m6+m7通常情況下，具有同樣功能的TTL電路比CMOS電路工作速度（

）。

答案:高選出正確選項（

）。

答案:異步計數(shù)器的計數(shù)脈沖只加到部分觸發(fā)器上進程語句本身是并行語句，但其內(nèi)部是順序執(zhí)行的。

答案:對邊沿式D觸發(fā)器是一種（

）穩(wěn)態(tài)電路。

答案:雙輸出端能連在一起“線與”的有(

)。

答案:漏極開路門轉(zhuǎn)換速度最快的ADC電路是（

）。

答案:并行比較型ADC電路請標記出正確項是（

）。

答案:施密特觸發(fā)器的回差電壓ΔU=UT+-UT-設(shè)計一個裁判表決電路。裁判組由三人組成，分別為：主裁判A，副裁判B和副裁判C。判定比賽的規(guī)則如下：只有當兩個或兩個以上裁判支持，并且其中有一個是主裁判時，比賽結(jié)果的裁決才有效。令A(yù)、B、C為1表示支持，為0表示反對。裁決結(jié)果Y為1表示有效，Y為0表示無效。下列表達式中能實現(xiàn)改電路功能的是（

）。

答案:Y=AB+AC設(shè)計一個模為五的同步計數(shù)器，需要3個觸發(fā)器。

答案:對計數(shù)器隨有效計數(shù)脈沖CLK到來計數(shù)值增加的稱為加計數(shù)器。

答案:對計數(shù)器的模是指輸入的計數(shù)脈沖的個數(shù)。

答案:錯計數(shù)器的模是指組成電路的觸發(fā)器的個數(shù)。

答案:錯觸發(fā)器的輸出包含兩個暫穩(wěn)態(tài)。

答案:錯觸發(fā)器的觸發(fā)方式與電路結(jié)構(gòu)間的關(guān)系是固定的。

答案:對觸發(fā)器有互補的輸出，通常規(guī)定Q=0，Q'=1稱觸發(fā)器為0態(tài)。

答案:對觸發(fā)器是一種（

）。

答案:雙穩(wěn)態(tài)電路要構(gòu)成七進制計數(shù)器，（

）。

答案:至少需要3個觸發(fā)器要使JK觸發(fā)器的狀態(tài)由1轉(zhuǎn)為1，所加激勵信號JK應(yīng)為（??）。

答案:00；10若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為（

）位。

答案:6若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。

答案:錯若兩個函數(shù)具有不同的真值表，二者必不相等。

答案:對脈沖整形電路有（

）。

答案:單穩(wěn)態(tài)觸發(fā)器；施密特觸發(fā)器能起到定時作用的觸發(fā)器是（

）。

答案:單穩(wěn)態(tài)觸發(fā)器能實現(xiàn)總線連接方式的門為（

）。

答案:TTL三態(tài)門能實現(xiàn)兩個1位二進數(shù)和來自低位的進位相加的電路叫全加器。

答案:對能夠存儲二值信息的器件有（

）。

答案:觸發(fā)器；寄存器；只讀存儲器；隨機存儲器能在進程之間傳遞信息的數(shù)據(jù)對象是？

答案:信號能反饋輸出信號至內(nèi)部的端口模式是?

答案:BUFFER組合邏輯電路由邏輯門和觸發(fā)器構(gòu)成。

答案:錯組合邏輯電路中的競爭-冒險是由于（

）引起的。

答案:門電路的傳輸延遲簡單的可編程邏輯器件有？

答案:PROM；PLA；PAL；GAL；其余選項都是移位寄存器的邏輯功能包括（

）。

答案:寄存數(shù)碼

；移位

；數(shù)據(jù)轉(zhuǎn)換；計數(shù)移位寄存器不能存放數(shù)碼，只能對數(shù)據(jù)進行移位操作。

答案:錯石英晶體多諧振蕩器的最突的出優(yōu)點是（

）。

答案:振蕩頻率穩(wěn)定矩形脈沖信號的參數(shù)有（

）。

答案:周期；

占空比；

脈寬相同為“0”不同為“1”，它的邏輯關(guān)系是（

）。

答案:異或邏輯由晶體三極管構(gòu)成的開關(guān)電路中，三極管可靠截止的條件是（

）。

答案:UBE≤0由四個觸發(fā)器構(gòu)成十進制計數(shù)器，其無效狀態(tài)有（

）。

答案:六個由兩片74LS161芯片構(gòu)成29進制加法計數(shù)器，兩片計數(shù)器芯片的連接方式有（

）。

答案:并行進位；串行進位由兩個與非門構(gòu)成的基本SR觸發(fā)器，當R=S=0時，觸發(fā)器的狀態(tài)為不定。

答案:對由“555”電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，其(

)。

答案:脈沖寬度為1.1RC用觸發(fā)器組成十二進制計數(shù)器，至少應(yīng)用觸發(fā)器的數(shù)目是（

）。

答案:4個用二進制代碼表示某一信息稱為編碼，反之，把二進制代碼所表示的信息翻譯出來稱為譯碼。

答案:對用555定時器組成施密特觸發(fā)器，當輸入控制端CO外接10V電壓時，回差電壓為（

）。

答案:5V用4選1數(shù)據(jù)選擇器不能實現(xiàn)3變量的邏輯函數(shù)。

答案:錯用4個D觸發(fā)器構(gòu)成扭環(huán)形計數(shù)器，其計數(shù)長度為8。

答案:對環(huán)形計數(shù)器如果不作自啟動修改，則總有孤立狀態(tài)存在。

答案:對環(huán)形計數(shù)器在每個時鐘脈沖CP作用時，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。

答案:錯狀態(tài)機描述語句一般包含以下哪幾個部分？

答案:狀態(tài)聲明語句；主控時序進程；主控組合進程；輔助進程消除組合邏輯電路“競爭-冒險”的方法有（

）。

答案:修改邏輯設(shè)計；在輸出端接入濾波電容；引入選通脈沖求一個邏輯函數(shù)F的對偶式，可將F中的(

)。

答案:“·”換成“+”，“+”換成“·”

；變量不變

；常數(shù)中“0”換成“1”，“1”換成“0”欲設(shè)計0，1，2，3，4，5，6，7這幾個數(shù)的計數(shù)器，如果設(shè)計合理，采用同步二進制計數(shù)器，最少應(yīng)使用（

）級觸發(fā)器。

答案:3欲使JK觸發(fā)器的次態(tài)為Q*=1，可使其輸入端信號為J=0，K=1。

答案:錯格雷碼具有任何相鄰碼只有一位碼元不同的特性。

答案:對某存儲器具有8根地址線和8根雙向數(shù)據(jù)線，則該存儲器的容量為（

）。

答案:256×8某ROM電路有8根地址線，4根位線，其ROM電路容量為（

）。

答案:1024權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的電路簡單且便于集成工藝制造，因此被廣泛使用。

答案:錯有符號二進制數(shù)-89的補碼為（

）。

答案:10100111有八個觸發(fā)器的二進制計數(shù)器，它們最多有（

）種計數(shù)狀態(tài)。

答案:256有優(yōu)先級關(guān)系的語句是？

答案:條件賦值語句有三個輸入端的或門電路，要求輸出低電平，其輸入端應(yīng)是（

）。

答案:全部為低電平有5根地址輸入線和8根數(shù)據(jù)輸出線的ROM，其（

）。

答案:存儲容量為256普通編碼器的輸入信號不能同時有效。

答案:對普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件。

答案:對時序邏輯電路在任一時刻的穩(wěn)定輸出與（

）有關(guān)。

答案:輸入信號；電路原狀態(tài)；時鐘信號時序電路的輸出信號只和初始狀態(tài)相關(guān)。

答案:錯時序電路不含有記憶功能的器件。

答案:錯施密特觸發(fā)器能作為幅值鑒別器。

答案:對施密特觸發(fā)器的正向閾值電壓VT+一定大于負向閾值電壓VT-。

答案:對施密特觸發(fā)器可用于將三角波變換成正弦波。

答案:錯斷電后CPLD中的數(shù)據(jù)會丟失。

答案:錯數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。

答案:對數(shù)字電路中，當用“1”和“0”分別表示事物的兩種狀態(tài)時，二者無大小之分。

答案:對描述觸發(fā)器的邏輯功能的方法有（

）。

答案:狀態(tài)轉(zhuǎn)換真值表；特性方程；狀態(tài)轉(zhuǎn)換圖；狀態(tài)轉(zhuǎn)換卡諾圖把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到（

）進制計數(shù)器。

答案:20所有的觸發(fā)器都存在空翻現(xiàn)象。

答案:錯所有的半導(dǎo)體存儲器在運行時都具有讀和寫的功能。

答案:錯或非門的多余輸入端不能接高電平。

答案:對當邏輯函數(shù)有5個變量時，共有（

）個變量取值組合？

答案:32當編碼器

74HC148

的輸入端

I1’

、

I5’

、

I6’

、

I7’

為低電平，其余輸入端為高電平時，則輸出的編碼信號為（

）。

答案:000當與非門構(gòu)成的基本SR鎖存器處于置0狀態(tài)時，其輸入信號S、R取值應(yīng)為（?????）。

答案:01當（

）時，“與非”運算的結(jié)果是邏輯0。

答案:全部輸入是1異步時序電路的各級觸發(fā)器類型不同。

答案:錯異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（

）

答案:對常量的正確表達格式是？

答案:CONSTANTVcc:REAL:=5.0常用的順序語句有？

答案:if；case；loop；wait常用的BCD碼有（

）。

答案:8421碼；

余三碼布爾表達式Y(jié)=AB+C的正確表達式是？

答案:Y<=AANDBORC布爾類型只能進行關(guān)系運算，不能進行算術(shù)運算。

答案:對已知邏輯函數(shù)A+B=A+C，AB=AC，則B=C

答案:對已知兩輸入邏輯變量AB和輸出結(jié)果Y的真值表如下表，則AB的邏輯關(guān)系為（

）。

ABY000011101110

答案:異或?qū)⒎瞪?、時間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為（

）。

答案:量化尋址容量為16K×8的RAM需要（

）根地址線。

答案:14對邏輯函數(shù)的化簡，通常是指將邏輯函數(shù)化簡成（

）。

答案:“最簡與或式”對邏輯函數(shù)Y=A+B+C+B利用代入規(guī)則，令A(yù)=BC代入，得Y=BC+B+C+B=C+B成立。

答案:錯對邊沿JK觸發(fā)器，在一個有效的時鐘周期內(nèi)，當J=K=1時，狀態(tài)只能翻轉(zhuǎn)一次。

答案:對對于負邏輯而言，其邏輯電路為與非門，則對于正邏輯而言，該電路為（

）。

答案:或非門對于T觸發(fā)器，當T=(???????)時，觸發(fā)器處于保持狀態(tài)。

答案:0對于TTL門電路構(gòu)成的JK觸發(fā)器，當輸入端J懸空時相當于J=1。

答案:對對于TTL與非門，只要有一個輸入為低電平，輸出即為高電平，所以對與非門多余輸入端的處理不能接低電平。

答案:對對于TTL與非門，其閑置輸入端的處理，可以（

）。

答案:接電源；通過電阻3kΩ接電源；與有用輸入端并聯(lián)對于n個變量而言，最小項共有（

）。

答案:對于n個變量而言，最小項共有（

）。對于MOS門電路，閑置端不允許（

）。

答案:懸空對于JK觸發(fā)器，當J=K=1時，輸出一定翻轉(zhuǎn)。

答案:錯對于D觸發(fā)器，若CP脈沖到來前所加的激勵信號D＝１，可以使觸發(fā)器的狀態(tài)（

?）。

答案:置1對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=（

）。

答案:Q對MOS門電路多余端不可以懸空。

答案:對存儲器字數(shù)的擴展可以利用外加譯碼器控制數(shù)個芯片的片選輸入端來實現(xiàn)。

答案:對多諧振蕩器的輸出狀態(tài)有（

）。

答案:沒有穩(wěn)態(tài)多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。

答案:對多諧振蕩器有兩個穩(wěn)態(tài)。

答案:錯增加單穩(wěn)態(tài)觸發(fā)器的定時電阻R的數(shù)值，（

）。

答案:可使輸出脈沖的寬度增加基本型的TTL門電路輸出端不允許相互并聯(lián)，否則將損壞器件。

答案:對在相同的基準電壓下，D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。

答案:對在數(shù)據(jù)比較器中，A>B的表達式為（

）。

答案:AB'在數(shù)字電路中，穩(wěn)態(tài)下晶體管的工作狀態(tài)為（

）。

答案:飽和或截止在同步時序電路的設(shè)計中，若最簡狀態(tài)表中的狀態(tài)數(shù)為2N，而又是用N級觸發(fā)器來實現(xiàn)其電路，則不需檢查電路的自啟動性。

答案:對在同一邏輯函數(shù)式中，下標號相同的最小項和最大項是（

）關(guān)系。

答案:互補在函數(shù)L（A，B，C，D）=AB+CD的真值表中，L=1的狀態(tài)有（

）。

答案:7在何種輸入情況下（

），“或非”運算的結(jié)果是邏輯0。

答案:全部輸入是1

；任一輸入為0，其他輸入為1

；任一輸入為1在位數(shù)不同的D/A轉(zhuǎn)換器中，分辨率最高的是（

）。

答案:12位在二值邏輯中可以用“1”和“0”分別表示事物的兩種對立狀態(tài)，也可以表示一位二進制數(shù)的大小。

答案:對在下面程序結(jié)構(gòu)______中執(zhí)行的語句是并行語句？

答案:結(jié)構(gòu)體在下列選項中，不是組合電路的有（

）。

答案:計數(shù)器在下列一組校驗碼中，正確的奇校驗碼是（

）。

答案:00010在三變量卡諾圖中，共有八個“1”方塊，則它的化簡結(jié)果為（

）。

答案:1在一個8位的存儲單元中，能夠存儲的最大無符號整數(shù)是（

）。

答案:（FF）16；（255）10在VHDL中使用的庫都必須聲明。

答案:錯和同或運算相符的邏輯式是（

）。

答案:和同或運算相符的邏輯式是（

）。同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是（

）。

答案:工作速度高同步時序電路一般由組合電路和存儲器兩部分組成。

答案:對同步二進制計數(shù)器的電路比異步二進制計數(shù)器復(fù)雜，所以實際應(yīng)用中較少使用同步二進制計數(shù)器。

答案:錯同一時鐘CLK控制各觸發(fā)器的計數(shù)器稱為異步計數(shù)器。

答案:錯各種功能觸發(fā)器之間可以相互轉(zhuǎn)換。

答案:對可編程邏輯器件PLD的基本結(jié)構(gòu)形式是？

答案:與--或式可以編程的半導(dǎo)體只讀存儲器是（

）。

答案:PLA可以多次編程的器件是？

答案:GAL只有暫穩(wěn)態(tài)的電路是（

）。

答案:多諧振蕩器變量能用于VHDL內(nèi)部程序間的信號傳遞。

答案:錯變量不能使用的程序結(jié)構(gòu)部分是？

答案:結(jié)構(gòu)體單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間用tW表示，與電路中RC成正比。

答案:對單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬度成正比。

答案:錯單穩(wěn)態(tài)觸發(fā)器有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)。

答案:對單穩(wěn)態(tài)觸發(fā)器有（

）。

答案:定時、延時和整形功能單穩(wěn)態(tài)電路特點有(

)。

答案:一個穩(wěn)定狀態(tài)，一個暫穩(wěn)狀態(tài)十進制數(shù)43可轉(zhuǎn)換為（

）8421BCD碼。

答案:01000011十進制數(shù)（9）10

比十六進制數(shù)（9）16小。

答案:錯十進制數(shù)（56）10可用“8421”BCD碼（

）表示。

答案:（01010110）8421十四進制加法計數(shù)器需要（

）個觸發(fā)器構(gòu)成。

答案:4利用約束項化簡邏輯函數(shù)時，約束項應(yīng)看成(

)。

答案:能使圈組大的看成1，其它看成0利用卡諾圖化簡邏輯函數(shù)時,8個相鄰的最小項可消去（

）個變量。

答案:3函數(shù)

F=AB+AC+BC

的最小項表示式為（

）。

答案:函數(shù)

F=AB+AC+BC

的最小項表示式為（

）。減少單穩(wěn)態(tài)觸發(fā)器的定時電容C的值可使輸出脈沖的(

)。

答案:寬度減少具有波形整形功能的有（

）。

答案:單穩(wěn)態(tài)電路關(guān)于定時器的應(yīng)用，正確的操作是（

）。

答案:555定時器在工作時清零端應(yīng)接高電平共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。

答案:對信號是個全局量，其賦值是立即生效的。

答案:錯使觸發(fā)器的狀態(tài)變化分兩步完成的觸發(fā)方式是（

）。

答案:脈沖觸發(fā)方式優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。

答案:錯以下電路中常用于總線應(yīng)用的有（

）。

答案:三態(tài)輸出門以下電路中可以實現(xiàn)“線與”功能的有（

）。

答案:集電極開路門；漏極開路門以下電路中，加以適當輔助門電路，（

）適于實現(xiàn)單輸出組合邏輯電路。

答案:二進制譯碼器

；數(shù)據(jù)選擇器以下描述正確的是（

）。

答案:施密特觸發(fā)器常用于脈沖整形與變換以下器件屬于組合電路的是（

）。

答案:編碼器以下各電路中，可以產(chǎn)生脈沖用于定時的是（

）。

答案:單穩(wěn)態(tài)觸發(fā)器以下幾種編碼中，可靠性編碼是（

）。

答案:格雷碼；

奇偶校驗碼以下代碼中為恒權(quán)碼的為（

）。

答案:8421BCD碼；

5421BCD碼以下

語句不是順序局。

答案:component令JK觸發(fā)器的J=K=1，

變成T觸發(fā)器。

答案:錯從信息的存取情況來看，存儲器可分類為（

）。

答案:ROM和RAM五變量的卡諾圖中共有最小項數(shù)為（

）。

答案:32個五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為（

）。

答案:5二進制數(shù)+1011的反碼為（

）。

答案:01011主從RS觸發(fā)器在CLK=1期間，R、S之間不存在約束。

答案:錯主從JK觸發(fā)器的輸出信號在一個有效時鐘內(nèi)只能發(fā)生一次變化。

答案:對主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。（

）

答案:對為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（

）。

答案:J=D，K=D'為使采樣輸出信號不失真地代表輸入模擬信號，采樣頻率fs和輸入模擬信號的最高頻率fim的關(guān)系是fs（

）fim。

答案:≥2串行進位加法器的缺點是運算速度慢，優(yōu)點是電路結(jié)構(gòu)簡單。超前進位加法器的優(yōu)點是運算速度快，缺點是電路結(jié)構(gòu)復(fù)雜。

答案:對與非門的邏輯功能是：有0出1，全1出0。

答案:對與邏輯是至少一個條件具備事件就發(fā)生的邏輯。

答案:錯與模擬電路相比，數(shù)字電路主要的優(yōu)點有（

）。

答案:通用性強；

保密性好；

抗干擾能力強與十進制數(shù)（53.5）10等值的數(shù)或代碼為（

）。

答案:(01010011.0101)8421BCD；

(35.8)16；

(110101.1)2；

(65.4)8與八進制數(shù)(47.3)8等值的數(shù)為（

）。

答案:(100111.011)2；(27.6)16下面的卡諾圖化簡，應(yīng)畫（

）個包圍圈。

答案:4下面有關(guān)于16選1多路數(shù)據(jù)選擇器的描述正確的有（

）。

答案:有4位輸入地址；可以實現(xiàn)4變量邏輯函數(shù)；可以實現(xiàn)3變量邏輯函數(shù)下面哪種VHDL庫使用時不需聲明？

答案:WORK庫下面幾項屬于時序邏輯電路的是（

）。

答案:計數(shù)器；移位寄存器；數(shù)碼寄存器

；序列脈沖發(fā)生器下面關(guān)于只讀存儲器的描述，正確的是（

）。

答案:用于存儲固定數(shù)據(jù)；斷電后數(shù)據(jù)不會丟失；存儲數(shù)據(jù)不可以隨時修改下面關(guān)于BCD代碼的說法中，正確的是（

）。

答案:8421BCD代碼是恒權(quán)碼下面4個邏輯器件（

）是時序電路。

答案:數(shù)碼寄存器下式中，或門表達式為（

），與非門表達式為（

）。

答案:Y=A+B；Y=(AB)'下列邏輯代數(shù)運算錯誤的是（

）。

答案:A·A'=1下列觸發(fā)器中，沒有約束條件的是（

）。

答案:JK觸發(fā)器；D觸發(fā)器；T觸發(fā)器下列觸發(fā)器中，克服了空翻現(xiàn)象的有（

）。

答案:邊沿D觸發(fā)器；邊沿T觸發(fā)器；主從JK觸發(fā)器下列表述中與異或功能相符的是（

）。

答案:下列表述中與異或功能相符的是（

）。下列電路當兩個輸入端均為1時，輸出Q可能出現(xiàn)不定態(tài)的是（????）。

答案:鐘控同步SR觸發(fā)器；基本SR鎖存器下列電路中具有計數(shù)器功能的電路是（

）。

答案:T觸發(fā)器下列哪一種觸發(fā)器容易產(chǎn)生“直通”問題？（

）

答案:同步SR觸發(fā)器下列函數(shù)中等于A的是（

）。

答案:A(A+B)下列A/D轉(zhuǎn)換器速度最慢的是（

）。

答案:雙積分型A/D轉(zhuǎn)換器三極管作為開關(guān)使用時，要提高開關(guān)速度，可（

）。

答案:降低飽和深度；采用有源泄放回路；采用抗飽和三極管三態(tài)輸出門（TS）可用于（

）。

答案:總線傳輸電路三變量邏輯函數(shù)的最大項最多有6個。

答案:錯一輸入為十位二進制(n=10)的倒梯形電阻網(wǎng)絡(luò)DAC電路中，基準電壓ER提供電流為(

)。

答案:一輸入為十位二進制(n=10)的倒梯形電阻網(wǎng)絡(luò)DAC電路中，基準電壓ER提供電流為(

)。一般情況下，時序邏輯電路在結(jié)構(gòu)上包含（

）。

答案:組合邏輯電路和存儲電路一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。

答案:錯一片RAM有n根地址輸入，m根位線輸出，則ROM的容量為(

)。

答案:一片RAM有n根地址輸入，m根位線輸出，則ROM的容量為(

)。一位十六進制數(shù)需要用（

）表示。

答案:4位二進制數(shù)一位十六進制數(shù)可以用（

）位二進制數(shù)來表示。

答案:4一位8421BCD碼計數(shù)器至少需要（

）個觸發(fā)器。

答案:4一個譯碼器若有100個譯碼輸出端，則譯碼輸入端有（

）個。

答案:7一個由555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器的正脈沖寬度為（

）。

答案:1.1RC一個無符號10位數(shù)字輸入的DAC，其輸出電平的級數(shù)為（

）。

答案:1024；2的10次方一個完整的VHDL程序包含以下那幾個部分？

答案:實體；結(jié)構(gòu)體；庫；程序包；配置一個存儲單元可存1位2進制數(shù)。

答案:對一個八選一的數(shù)據(jù)選擇器，（

）數(shù)據(jù)輸入端。

答案:有8個一個5位的二進制加計數(shù)器，由00000狀態(tài)開始，經(jīng)過75個時鐘脈沖后，此計數(shù)器的狀態(tài)為（

）。

答案:01011一個4位串行數(shù)據(jù)輸入的移位寄存器，時鐘脈沖頻率為1kHz，完成轉(zhuǎn)換4位并行數(shù)據(jù)輸出的時間為（

）。

答案:4ms一個16選1多路選擇器的地址有（

）。

答案:有4位WAITFOR20ns也能進行綜合。

答案:錯VHDL語言端口模式中不允許內(nèi)部引用該端口信號的是？

答案:OUTVHDL語言程序結(jié)構(gòu)中必不可少的部分是?

答案:實體和結(jié)構(gòu)體VHDL語言的數(shù)據(jù)對象有以下哪些？

答案:常量；變量；信號；文件VHDL語言是一種類型特性很強的語言，要求操作對象和操作數(shù)的數(shù)據(jù)類型必須一致，不能將不同類型的信號連接起來。

答案:對VHDL語言優(yōu)先級最高的運算符是?

答案:NOTVHDL語言中端口的描述有以下幾種模式？

答案:IN；OUT；INOUT；BUFFERVHDL中的子程序包含以下哪些語句？

答案:過程語句；函數(shù)語句VHDL中有以下那幾個錯誤等級類型用來表示系統(tǒng)的狀態(tài)？

答案:NOTE；WARNING；ERROR；FAILUREVHDL中并行信號賦值語句有以下哪幾種？

答案:簡單信號賦值語句；條件信號賦值語句；選擇信號賦值語句VHDL中常用的庫有？

答案:IEEE；STD；WORKTYPEweekIS（sun，mon，tue，wed，thr，fri，sat）；week的數(shù)據(jù)類型是?

答案:枚舉TTL電路是(

)的集成電路。

答案:以晶體三極管為基礎(chǔ)TTL與非門輸入端接+5V時，邏輯上屬于輸入“1”。

答案:對STD_LOGIC_1164程序包的正確聲明方法是?

答案:USEIEEE.STD_LOGIC_1164.ALLsignala:bit;signalb:bit_vector(1downto0);下面正確的表達式是？

答案:a<=b(0)signala,b:bit;signaly:bit_vector(1downto0);下面正確的表達式是？

答案:y<=b&aRS觸發(fā)器的輸出狀態(tài)Qn+1與原輸出狀態(tài)Qn無關(guān)。

答案:錯RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。

答案:對R-S觸發(fā)器的基本性質(zhì)是（

）。

答案:二個穩(wěn)定狀態(tài)Q0為輸出信號，但內(nèi)部設(shè)計會用到其反饋信號，其正確的端口說明是?

答案:Q0:BUFFERBITPNP型鍺管飽和的條件是（

）。

答案:VBC<0V，VEB>0.2VPAL和GAL器件需要使用專門的編程器編程。

答案:對OC門在使用時須在(

)之間接一電阻。

答案:輸出與電源n位扭環(huán)形計數(shù)器中，無效狀態(tài)的個數(shù)為（

）。

答案:2n-2nn位二進制計數(shù)器在計數(shù)過程中，經(jīng)歷的獨立狀態(tài)數(shù)為(

)個。

答案:n位二進制計數(shù)器在計數(shù)過程中，經(jīng)歷的獨立狀態(tài)數(shù)為(

)個。n個觸發(fā)器能組成寄存（

）位二進制數(shù)碼的寄存器。

答案:nN個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進制數(shù)）為（

）的計數(shù)器。

答案:2NMealy型時序邏輯電路的輸出是（

）。

答案:與輸入和電路當前狀態(tài)均有關(guān)L等于A和B的異或，其表達式是L=A+B

答案:錯JK觸發(fā)器處于翻轉(zhuǎn)狀態(tài)時，輸入信號的條件是（

）。

答案:J=1，K=1JK觸發(fā)器初始狀態(tài)Q=1，欲使JK觸發(fā)器次態(tài)按Q*=1工作，可使JK觸發(fā)器的輸入端（

）。

答案:J=1，K=0

；J=K=0JK觸發(fā)器不能構(gòu)成移位寄存器。

答案:錯JK觸發(fā)器（

）。

答案:具有“置1”功能；具有“置0”功能；具有“保持”功能；具有“翻轉(zhuǎn)”功能INOUT是雙向信號，在表達式的右邊使用時信號來自外部。

答案:對F=ABCD'+ABD+BCD'+ABC+BD+BC'

化簡為最簡與或式（

）。

答案:BF=AB'+BD+CDE+A'D=

答案:AB'+D；

(A+D)(B'+D)D觸發(fā)器的邏輯功能有（

）。

答案:可置0、可置1D觸發(fā)器的特征方程Q*=D，而與Q無關(guān)，所以，由D觸發(fā)器構(gòu)成的電路不是時序電路。

答案:錯D/A轉(zhuǎn)換器的最大輸出電壓的絕對值可達到基準電壓VREF。

答案:錯D/A轉(zhuǎn)換器的位數(shù)越多，轉(zhuǎn)換精度越高。

答案:對D/A轉(zhuǎn)換器是由采樣、保持、量化、編碼幾部分構(gòu)成。

答案:錯D/A轉(zhuǎn)換器是將模擬量轉(zhuǎn)換成數(shù)字量。

答案:錯D/A轉(zhuǎn)換器產(chǎn)生轉(zhuǎn)換誤差的原因有（

）。

答案:參考電壓的波動；運算放大器的零點漂移；模擬開關(guān)導(dǎo)通內(nèi)阻和導(dǎo)通壓降的差異；電阻網(wǎng)絡(luò)中電阻阻值的偏差CMOS門電路可以把輸出端并聯(lián)使用以實現(xiàn)“線與”邏輯。

答案:錯CMOS邏輯電路是以(

)為基礎(chǔ)的集成電路。

答案:NMOS管和PMOS管CMOS或非門與TTL或非門的邏輯功能完全相同。

答案:對CMOS電路比TTL電路功耗大。

答案:錯CMOS"OD門"的輸出端可連接在一起實