《電子線路分析與實(shí)踐》課件（共十個(gè)任務(wù)）-下

電子線路分析與實(shí)踐模擬電路分析與實(shí)踐教材目錄任務(wù)1小夜燈的制作1任務(wù)2聲控閃光電路的制作2任務(wù)3熱釋電人體紅外傳感器的制作3任務(wù)4電子助聽器的制作4任務(wù)5語音提示和告警電路的制作5任務(wù)6接近開關(guān)的制作6任務(wù)7低壓直流電源的制作7數(shù)字電路分析與實(shí)踐任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作教學(xué)目的知識(shí)能力：通過學(xué)習(xí)本任務(wù)，掌握電平的概念以及電壓與電平的關(guān)系。技能能力：掌握邏輯問題的分析工具和方法。掌握電路的工作原理以及故障的判斷法。社會(huì)能力：訓(xùn)練學(xué)生工程意識(shí)和良好的勞動(dòng)紀(jì)律觀念，培養(yǎng)學(xué)生認(rèn)真做事、用心做事的態(tài)度。工作積極主動(dòng)、精益求精。能虛心請(qǐng)教與熱心幫助同學(xué)，能主動(dòng)、大方、準(zhǔn)確表達(dá)自己的觀點(diǎn)與意愿。遵守安全操作規(guī)程。數(shù)字電路分析與實(shí)踐目錄8.1數(shù)字與模擬信號(hào)的基本知識(shí)18.2數(shù)制與碼制28.3基本邏輯關(guān)系38.4門電路48.5聲光顯示邏輯電平測(cè)試筆的制作5數(shù)字電路分析與實(shí)踐知識(shí)能力1.數(shù)字信號(hào)與模擬信號(hào)電子電路中有兩種不同類型的信號(hào)：模擬信號(hào)和數(shù)字信號(hào)。

8.1數(shù)字與模擬信號(hào)的基本知識(shí)1任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作。a）模擬信號(hào)b）數(shù)字信號(hào)圖8-1模擬信號(hào)和數(shù)字信號(hào)數(shù)字電路分析與實(shí)踐2.數(shù)字電路的發(fā)展和分類數(shù)字電路的發(fā)展經(jīng)歷了幾個(gè)階段。

數(shù)字電路的種類很多，一般可按下列幾種方法進(jìn)行分類：①按有無集成元器件可分為分立元件數(shù)字電路和集成數(shù)字電路。②按集成度可分為小規(guī)模集成數(shù)字電路(SSI)、中規(guī)模集成數(shù)字電路(MSI)、大規(guī)模集成數(shù)字電路(LSI)和超大規(guī)模集成數(shù)字電路(VLSI)。③按構(gòu)成電路的器件可分為TTL數(shù)字電路和CMOS數(shù)字電路。④按電路中元器件有無記憶功能可分為組合邏輯電路和時(shí)序邏輯電路。電子管分立元件集成電路任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐十進(jìn)制①十進(jìn)制的基數(shù)是10；②十進(jìn)制數(shù)的每一位必定是0~9十個(gè)數(shù)碼中的一個(gè)；③低位數(shù)和相鄰高位數(shù)之間的進(jìn)位關(guān)系是“逢十進(jìn)一”；④同一數(shù)碼在不同的數(shù)位代表的權(quán)不同，權(quán)是10的冪。二進(jìn)制①二進(jìn)制的基數(shù)是2；②二進(jìn)制數(shù)的每一位必定是0和1兩個(gè)數(shù)碼中的一個(gè)；③低位數(shù)和相鄰高位數(shù)之間的進(jìn)位關(guān)系是“逢二進(jìn)一”；④同一數(shù)碼在不同的數(shù)位代表的權(quán)不同，權(quán)是2的冪。任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作8.2數(shù)制與碼制1.幾種數(shù)制的表示方法數(shù)字電路分析與實(shí)踐八進(jìn)制①八進(jìn)制的基數(shù)是8；②八進(jìn)制數(shù)的每一位必定是0~7八個(gè)數(shù)碼中的一個(gè)；③低位數(shù)和相鄰高位數(shù)之間的進(jìn)位關(guān)系是“逢八進(jìn)一”；④同一數(shù)碼在不同的數(shù)位代表的權(quán)不同，權(quán)是8的冪。十六進(jìn)制①十六進(jìn)制的基數(shù)是16；②十六進(jìn)制數(shù)的每一位必定是0~15十六個(gè)數(shù)碼中的一個(gè)；③低位數(shù)和相鄰高位數(shù)之間的進(jìn)位關(guān)系是“逢十六進(jìn)一”；④同一數(shù)碼在不同的數(shù)位代表的權(quán)不同，權(quán)是16的冪。任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐各種常用計(jì)數(shù)制的對(duì)照表十進(jìn)制數(shù)二進(jìn)制數(shù)八進(jìn)制數(shù)十六進(jìn)制數(shù)00000001000111200102230011334010044501015560110667011177810001089100111910101012A11101113B12110014C13110115D14111016E15111117F任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐3.各種計(jì)數(shù)制之間的轉(zhuǎn)換多項(xiàng)式法

多項(xiàng)式法又稱為按位權(quán)展開求和方法，適用于任意進(jìn)制的數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)。例(3A.6)16＝3×161

＋10×160＋6×16－1=(58.375)10(72.3)8＝7×81

＋2×80＋3×8－1=(58.375)10(1101)2＝1×23

＋1×22＋0×21＋1×20=(13)10練習(xí)(2D)16＝()10(56.2)8＝()10(10011)2＝()101946.2545任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐基數(shù)乘除法

基數(shù)乘除法用于把十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)。例將(44.375)10轉(zhuǎn)換成二進(jìn)制數(shù)。整數(shù)部分——除2取余法解小數(shù)部分——乘2取整法得出：(44.375)10＝(101100.011)2任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐二進(jìn)制和八進(jìn)制之間的轉(zhuǎn)換十進(jìn)制數(shù)轉(zhuǎn)換成八進(jìn)制數(shù)時(shí)，常常要先轉(zhuǎn)換成二進(jìn)制數(shù)，然后由二進(jìn)制再轉(zhuǎn)換成八進(jìn)制數(shù)時(shí)比較簡(jiǎn)單。例將上例中的(44.375)10轉(zhuǎn)換成八進(jìn)制數(shù)。解已解得(44.375)10=(101100.011)2，轉(zhuǎn)換成八進(jìn)制數(shù)時(shí)101100.011=（54.3）8①二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)：將二進(jìn)制數(shù)由小數(shù)點(diǎn)開始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補(bǔ)零，則每組二進(jìn)制數(shù)便對(duì)應(yīng)一位八進(jìn)制數(shù)。②八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：將每位八進(jìn)制數(shù)用3位二進(jìn)制數(shù)表示。例(374.26)8=(0

11111100.010110)2任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐二進(jìn)制和十六進(jìn)制之間的轉(zhuǎn)換十進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)時(shí)，也要先轉(zhuǎn)換成二進(jìn)制數(shù)，然后由二進(jìn)制再轉(zhuǎn)換成十六進(jìn)制數(shù)時(shí)比較簡(jiǎn)單。例還用(44.375)10轉(zhuǎn)換成十六進(jìn)制數(shù)。解已知(44.375)10=(101100.011)2，轉(zhuǎn)換成十六進(jìn)制數(shù)時(shí)00

101100.0110=（2C.6）16①二進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)：將二進(jìn)制數(shù)由小數(shù)點(diǎn)開始，整數(shù)部分向左，小數(shù)部分向右，每4位分成一組，不夠4位補(bǔ)零，則每組二進(jìn)制數(shù)便對(duì)應(yīng)一位十六進(jìn)制數(shù)。②十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：將每位十六進(jìn)制數(shù)用4位二進(jìn)制數(shù)表示。例(37A.6)16=(001101111010.0110)2任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐數(shù)碼不但可以用來表示數(shù)量的的大小，還可以用不表示不同的事物。當(dāng)用數(shù)碼作為代號(hào)表示事物的不同時(shí)，稱其為代碼。一定的代碼有一定的規(guī)則，這些規(guī)則稱為碼制。給不同事物賦予一些定代碼的過程稱為編碼。日常生活中，人們習(xí)慣于十進(jìn)制數(shù)碼，而數(shù)字系統(tǒng)只能對(duì)二進(jìn)制代碼進(jìn)行處理，這就需要用4位二進(jìn)制數(shù)來表示1位十進(jìn)制數(shù)，這種用來表示十進(jìn)制數(shù)的4位二進(jìn)制代碼稱為二-十進(jìn)制代碼（BinaryCodedDecimal），簡(jiǎn)稱BCD碼。

3.碼制任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐

用以表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息的一定位數(shù)的二進(jìn)制數(shù)稱為代碼。

用四位自然二進(jìn)制數(shù)碼中的前10個(gè)數(shù)碼來表示十進(jìn)制數(shù)碼，讓各位的權(quán)值依次為8、4、2、1，稱為8421BCD碼。

2421碼，其權(quán)值依次為2、4、2、1；5421碼，其權(quán)值依次為5、4、2、1；余3碼，由8421BCD碼每個(gè)代碼加0011得到；循環(huán)碼的特點(diǎn)是任意相鄰的兩個(gè)數(shù)碼，僅有一位代碼不同，其它位相同。余3碼是一種無權(quán)碼。由于每一個(gè)余3碼所表示的二進(jìn)制數(shù)正好比對(duì)應(yīng)的8421BCD碼所表示的二進(jìn)制數(shù)多3，故稱為余3碼。余3碼的特點(diǎn)和2421碼的特點(diǎn)一樣，也是碼中的0和9、1和8、2和7、3和6、4和5的編碼互為反碼。以上四種BCD碼的代碼只對(duì)應(yīng)十進(jìn)制的0～9，剩余編碼為無效碼，無效碼也稱為冗余碼。任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐數(shù)字電路分析與實(shí)踐8.3基本邏輯門電路3任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作

如果我們?cè)谶壿嬯P(guān)系中用“1”表示高電平、開關(guān)的通和信號(hào)的有；用“0”表示低電平、開關(guān)的斷和信號(hào)的無時(shí)，采用的邏輯描述為正邏輯；反之為負(fù)邏輯。本書如不加特殊說明都是采用正邏輯。邏輯代數(shù)是按一定的邏輯關(guān)系進(jìn)行運(yùn)算的代數(shù)，是分析和設(shè)計(jì)數(shù)字電路的數(shù)學(xué)工具。在邏輯代數(shù)，只有０和１兩種邏輯值，有與、或、非三種基本邏輯運(yùn)算，還有與或、與非、與或非、異或幾種導(dǎo)出邏輯運(yùn)算。數(shù)字電路分析與實(shí)踐（1）與邏輯關(guān)系與邏輯的定義：僅當(dāng)決定事件（Y）發(fā)生的所有條件（A，B，C，…）均滿足時(shí)，事件（Y）才能發(fā)生。表達(dá)式為：開關(guān)A，B串聯(lián)控制燈泡YＹ＝ＡＢＣ…任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐將開關(guān)接通記作1，斷開記作0；燈亮記作1，燈滅記作0?？梢宰鞒鋈缦卤砀駚砻枋雠c邏輯關(guān)系：功能表實(shí)現(xiàn)與邏輯的電路稱為與門。與門的邏輯符號(hào)：Ｙ＝ＡＢ真值表邏輯符號(hào)任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐（2）或邏輯關(guān)系或邏輯的定義：當(dāng)決定事件（Y）發(fā)生的各種條件（A，B，C，…)中，只要有一個(gè)或多個(gè)條件具備，事件（Y）就發(fā)生。表達(dá)式為：開關(guān)A，B并聯(lián)控制燈泡YＹ＝Ａ＋Ｂ＋Ｃ＋…任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐實(shí)現(xiàn)或邏輯的電路稱為或門?；蜷T的邏輯符號(hào)：Y=A+B真值表功能表邏輯符號(hào)數(shù)字電路分析與實(shí)踐（3）非邏輯關(guān)系非邏輯指的是邏輯的否定。當(dāng)決定事件（Y）發(fā)生的條件（A）滿足時(shí)，事件不發(fā)生；條件不滿足，事件反而發(fā)生。表達(dá)式為：Ｙ＝Ａ開關(guān)A控制燈泡Y任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐實(shí)現(xiàn)非邏輯的電路稱為非門。非門的邏輯符號(hào)：Y=A真值表功能表邏輯符號(hào)任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐（5）與非邏輯關(guān)系：邏輯表達(dá)式為：（6）或非邏輯關(guān)系：邏輯表達(dá)式為：任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐（6）異或邏輯關(guān)系：邏輯表達(dá)式為（7）同或邏輯關(guān)系：邏輯表達(dá)式為：任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作F＝

＝A⊙B數(shù)字電路分析與實(shí)踐2．集成邏輯門電路分立元器件構(gòu)成的門電路應(yīng)用時(shí)有許多缺點(diǎn)，如體積大、可靠性差等，一般在電子電路中作為補(bǔ)充電路時(shí)用到，在數(shù)字電路中廣泛采用的是集成邏輯門電路。集成門電路目前主要有兩大類，一類是采用晶體管構(gòu)成的，如TTL集成電路（雙極型晶體管）。另一類是由MOS管構(gòu)成的，通常有NMOS集成電路、PMOS集成電路、用NMOS和PMOS混合構(gòu)成CMOS集成電路。任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐①A=0時(shí)，T2、T5截止，T3、T4導(dǎo)通，Y=1。②A=1時(shí)，T2、T5導(dǎo)通，T3、T4截止，Y=0。TTL非門任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐①A、B中只要有一個(gè)為1，即高電平，如A＝1，則iB1就會(huì)經(jīng)過T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y＝0。②A＝B＝0時(shí)，iB1、i'B1均分別流入T1、T'1發(fā)射極，使T2、T'2、T5均截止，T3、T4導(dǎo)通，輸出為高電平，即Y＝1。TTL或非門任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐①A和B都為高電平（T2導(dǎo)通）、或C和D都為高電平（T‘2導(dǎo)通）時(shí)，T5飽和導(dǎo)通、T4截止，輸出Y=0。②A和B不全為高電平、并且C和D也不全為高電平（T2和T‘2同時(shí)截止）時(shí)，T5截止、T4飽和導(dǎo)通，輸出Y=1。TTL與或非門任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐與門Y=AB=AB或門Y=A+B=A+B異或門數(shù)字電路分析與實(shí)踐問題的提出：為解決一般TTL與非門不能線與而設(shè)計(jì)的。①A、B不全為1時(shí)，uB1=1V，T2、T3截止，Y=1。接入外接電阻R后：②A、B全為1時(shí)，uB1=2.1V，T2、T3飽和導(dǎo)通，Y=0。外接電阻R的取值范圍為：OC門任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐TTL系列集成電路①74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時(shí)間tpd＝10ns，平均功耗P＝10mW。②74H：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝6ns，平均功耗P＝22mW。③74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝3ns，平均功耗P＝19mW。④74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝9ns，平均功耗P＝2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐TTL與非門主要參數(shù)（1）輸出高電平UOH：TTL與非門的一個(gè)或幾個(gè)輸入為低電平時(shí)的輸出電平。產(chǎn)品規(guī)范值UOH≥2.4V，標(biāo)準(zhǔn)高電平USH＝2.4V。（2）高電平輸出電流IOH：輸出為高電平時(shí)，提供給外接負(fù)載的最大輸出電流，超過此值會(huì)使輸出高電平下降。IOH表示電路的拉電流負(fù)載能力。（3）輸出低電平UOL：TTL與非門的輸入全為高電平時(shí)的輸出電平。產(chǎn)品規(guī)范值UOL≤0.4V，標(biāo)準(zhǔn)低電平USL＝0.4V。（4）低電平輸出電流IOL：輸出為低電平時(shí)，外接負(fù)載的最大輸出電流，超過此值會(huì)使輸出低電平上升。IOL表示電路的灌電流負(fù)載能力。（5）扇出系數(shù)NO：指一個(gè)門電路能帶同類門的最大數(shù)目，它表示門電路的帶負(fù)載能力。一般TTL門電路NO≥8，功率驅(qū)動(dòng)門的NO可達(dá)25。（6）最大工作頻率fmax：超過此頻率電路就不能正常工作。數(shù)字電路分析與實(shí)踐（7）輸入開門電平UON：是在額定負(fù)載下使與非門的輸出電平達(dá)到標(biāo)準(zhǔn)低電平USL的輸入電平。它表示使與非門開通的最小輸入電平。一般TTL門電路的UON≈1.8V。（8）輸入關(guān)門電平UOFF：使與非門的輸出電平達(dá)到標(biāo)準(zhǔn)高電平USH的輸入電平。它表示使與非門關(guān)斷所需的最大輸入電平。一般TTL門電路的UOFF≈0.8V。（9）高電平輸入電流IIH：輸入為高電平時(shí)的輸入電流，也即當(dāng)前級(jí)輸出為高電平時(shí)，本級(jí)輸入電路造成的前級(jí)拉電流。（10）低電平輸入電流IIL：輸入為低電平時(shí)的輸出電流，也即當(dāng)前級(jí)輸出為低電平時(shí)，本級(jí)輸入電路造成的前級(jí)灌電流。（11）平均傳輸時(shí)間tpd：信號(hào)通過與非門時(shí)所需的平均延遲時(shí)間。在工作頻率較高的數(shù)字電路中，信號(hào)經(jīng)過多級(jí)傳輸后造成的時(shí)間延遲，會(huì)影響電路的邏輯功能。（12）空載功耗：與非門空載時(shí)電源總電流ICC與電源電壓VCC的乘積。任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐3。CMOS集成門電路CMOS非門（1）uA＝0V時(shí)，TN截止，TP導(dǎo)通。輸出電壓uY＝VDD＝10V。（2）uA＝10V時(shí)，TN導(dǎo)通，TP截止。輸出電壓uY＝0V。數(shù)字電路分析與實(shí)踐CMOS與非門①A、B當(dāng)中有一個(gè)或全為低電平時(shí)，TN1、TN2中有一個(gè)或全部截止，TP1、TP2中有一個(gè)或全部導(dǎo)通，輸出Y為高電平。②只有當(dāng)輸入A、B全為高電平時(shí)，TN1和TN2才會(huì)都導(dǎo)通，TP1和TP2才會(huì)都截止，輸出Y才會(huì)為低電平。任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐CMOS或非門①只要輸入A、B當(dāng)中有一個(gè)或全為高電平，TP1、TP2中有一個(gè)或全部截止，TN1、TN2中有一個(gè)或全部導(dǎo)通，輸出Y為低電平。②只有當(dāng)A、B全為低電平時(shí)，TP1和TP2才會(huì)都導(dǎo)通，TN1和TN2才會(huì)都截止，輸出Y才會(huì)為高電平。任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐與門Y=AB=AB或門Y=A+B=A+BCMOS與或非門數(shù)字電路分析與實(shí)踐CMOS異或門CMOSOD門任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐4.常用數(shù)字集成電路的種類與封裝（1）常見數(shù)字集成電路的種類數(shù)字集成電路產(chǎn)品的種類繁多。目前中小規(guī)模數(shù)字集成電路最常用的是TTL系列和CMOS系列。它們又可細(xì)分為74XX系列、74LSXX系列、CMOS系列和HCMOS系列等。表8-7數(shù)字集成電路按工藝類型的分類任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐（1）對(duì)于各種集成電路，使用時(shí)一定要在推薦的工作條件范圍內(nèi)，否則將導(dǎo)致性能下降或損壞器件。（2）數(shù)字集成電路中多余的輸入端在不改變邏輯關(guān)系的前提下可以并聯(lián)起來使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。TTL電路多余的輸入端懸空表示輸入為高電平；但CMOS電路，多余的輸入端不允許懸空，否則電路將不能正常工作。（3）TTL電路和CMOS電路之間一般不能直接連接，而需利用接口電路進(jìn)行電平轉(zhuǎn)換或電流變換才可進(jìn)行連接，使前級(jí)器件的輸出電平及電流滿足后級(jí)器件對(duì)輸入電平及電流的要求，并不得對(duì)器件造成損害。任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作5.TTL門電路和MOS門電路的使用數(shù)字電路分析與實(shí)踐

圖8-21DIP封裝集成電路圖圖8-22SOP封裝集成電路圖任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐技能能力

8.5工作任務(wù)描述本任務(wù)主要進(jìn)行聲光邏輯電平測(cè)試筆制作，聲光邏輯電平測(cè)試筆具有用發(fā)光二極管LED及聲音同時(shí)顯示被測(cè)點(diǎn)為高、低電平的功能。檢修微機(jī)、游戲機(jī)和調(diào)試數(shù)字電路時(shí)，使用邏輯電平測(cè)試筆要比用萬用表方便得多。接通電源后，如果探針懸空，那么R1～R4分別把C1和C3的輸入端分壓為2/3VDD和1/3VDD，這樣，G1輸入為高電平，G2輸出為高電平；G3輸入低電平，輸出為高電平。于是，紅、綠LED兩端電位相等，不發(fā)光。另一方面，G4通過VD1、VD2與G2、G3的輸出端相連，由于此時(shí)G2和G3輸出高電平，VD1、VD2截止，相當(dāng)于G4輸入高電平，輸出則為低電平，黃LED亮，表示邏輯筆等候測(cè)試。G5和G6構(gòu)成音頻振蕩器，由于G5的輸入端通過R7和R8分別接至G2和G3的輸出端（皆為高電平），G5的輸入也為高電平，振蕩器停振，G6輸出低電平，揚(yáng)聲器不發(fā)聲。任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐圖8-27

聲光顯示邏輯電平測(cè)試筆電路

任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作。，如探針接入點(diǎn)存在脈沖信號(hào)，脈沖頻率較低時(shí)，紅綠燈交替發(fā)光，發(fā)聲的音調(diào)也交替變化。而脈沖頻率較高時(shí)，紅綠燈幾乎同時(shí)發(fā)光，人眼難以分辨。當(dāng)探針檢測(cè)電路接高電平，則G1、G3都輸入高電平，G2輸出高電平而G3輸出低電平，于是紅燈亮。同時(shí)，VD2把G4的輸入下拉為低電平，使G4輸出高電平，黃燈熄滅。另外，由于G3輸出變成低電平，R8上端電位由高變低，使G5的輸入端電位處于傳輸特性的轉(zhuǎn)折區(qū)，振蕩器起振，揚(yáng)聲器發(fā)聲。數(shù)字電路分析與實(shí)踐8.6操作步驟1．各種元器件的識(shí)別與檢測(cè)1）CC4069的引腳圖識(shí)別

2）電阻器、電容器、發(fā)光二極管、普通二極管的檢測(cè)。3）電動(dòng)式揚(yáng)聲器的檢測(cè)。

。圖8-28CC4069管腳圖識(shí)別任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐2．裝配與整機(jī)調(diào)試1）將電阻、穩(wěn)壓二極管和晶體管正確成形，注意元器件成形時(shí)尺寸須符合電路通用板插孔間距要求。在電路通用板上按測(cè)試電路圖正確插裝成形好的元器件，并用導(dǎo)線把它們連好。注意發(fā)光二極管的正負(fù)極，晶體管的e、b、c電極。2）運(yùn)用儀器儀表對(duì)電路進(jìn)行調(diào)試，測(cè)量相關(guān)參數(shù)。①先組裝音頻振蕩器（包括電阻R7和R8），比較A、B兩端懸空，分別接高、低電平和低、高電平三種情況的波形（用示波器）和音調(diào)。②組裝檢測(cè)和顯示部分的電路。③用一段導(dǎo)線代替探針，分別接高、低電平和懸空，觀察和記錄相應(yīng)的指示燈狀態(tài)及發(fā)聲器音調(diào)。④用信號(hào)發(fā)生器發(fā)出1Hz、100Hz和1kHz的方波，用探針測(cè)試，觀察和記錄聲光顯示結(jié)果。任務(wù)8聲光顯示邏輯電平測(cè)試筆的制作數(shù)字電路分析與實(shí)踐教學(xué)目的知識(shí)能力：掌握編碼和譯碼的知識(shí)，數(shù)字集成芯片的應(yīng)用。技能能力：掌握集成芯片的識(shí)別與測(cè)試方法；進(jìn)而掌握數(shù)字電路的設(shè)計(jì)分析和排障方法。社會(huì)能力：訓(xùn)練學(xué)生工程意識(shí)和良好的勞動(dòng)紀(jì)律觀念，培培養(yǎng)學(xué)生良好的語言表達(dá)能力和客觀評(píng)價(jià)能力，勞動(dòng)組織和團(tuán)體協(xié)作能力以及自我學(xué)習(xí)和管理的個(gè)人素養(yǎng)。遵守安全操作規(guī)程。任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐目錄9.1基本公式與定律19.2基本規(guī)則及邏輯函數(shù)的表示29.3用代數(shù)法化簡(jiǎn)邏輯式39.4邏輯函數(shù)的卡諾圖化簡(jiǎn)法49.5具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)59.6組合邏輯電路的分析69.8編碼器89.7組合邏輯電路的設(shè)計(jì)79.9譯碼器99.10數(shù)據(jù)選擇器和數(shù)據(jù)分配器109.11加法器119.12數(shù)值比較器129.13組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)139.14八路鎖存器的制作14數(shù)字電路分析與實(shí)踐知識(shí)能力9.1基本公式與定律11.常量與常量之間的關(guān)系任務(wù)9八路鎖存器的制作

2.變量與常量之間的關(guān)系。

。

數(shù)字電路分析與實(shí)踐

3.特殊公式

任務(wù)9八路鎖存器的制作

與運(yùn)算或運(yùn)算非運(yùn)算交換律：結(jié)合律：分配律：反演律：數(shù)字電路分析與實(shí)踐9.2基本規(guī)則及邏輯函數(shù)的表示2在任一邏輯等式中，如果將等式兩邊所有出現(xiàn)的某一變量都代之以一個(gè)邏輯函數(shù)，則此等式仍然成立，代入規(guī)則反演規(guī)則求邏輯函數(shù)F的反函數(shù)時(shí)，只要將原函數(shù)F中所有的原變量變?yōu)榉醋兞?，反變量變?yōu)樵兞?；“＋”變?yōu)椤啊ぁ?“·”變?yōu)椤埃?；?”變?yōu)椤?”；“1”變?yōu)椤?”。1.基本規(guī)則任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐對(duì)偶規(guī)則-----------將邏輯函數(shù)Y表達(dá)式中所有的算符“·”變成“+”，“+”變成“·”;常量“0”變成“1”，“1”變成“0”，則變換后得到一個(gè)新的邏輯函數(shù)Y′，Y′稱為Y的對(duì)偶式。對(duì)偶規(guī)則的意義在于：如果兩個(gè)函數(shù)相等，則它們的對(duì)偶函數(shù)也相等。利用對(duì)偶規(guī)則可知，若一個(gè)等式成立，則它們的對(duì)偶式也必定成立，可以使所需證明和記憶的等式減少一半。任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐2．邏輯函數(shù)的表示方法任務(wù)9八路鎖存器的制作（1）真值表將輸入、輸出的所有可能取值組合一一對(duì)應(yīng)地列出。。（2）邏輯表達(dá)式

邏輯表達(dá)式：是由邏輯變量和與、或、非3種運(yùn)算符連接起來所構(gòu)成的式子。（3）邏輯圖把相應(yīng)的邏輯關(guān)系用邏輯符號(hào)和連線表示出來。（4）波形圖由輸入變量的所有可能取值組合的高、低電平及其對(duì)應(yīng)的輸出函數(shù)值的高、低電平所構(gòu)成的圖形。數(shù)字電路分析與實(shí)踐任務(wù)2聲控閃光電路的制作9.3用代數(shù)法化簡(jiǎn)邏輯式31．化簡(jiǎn)的意義與邏輯表達(dá)式（1）化簡(jiǎn)的意義在邏輯電路的設(shè)計(jì)中，所用的元器件少、器件間相互連線少和工作速度高，是中小規(guī)模邏輯電路設(shè)計(jì)的基本要求。為此，在一般情況下，邏輯表達(dá)式應(yīng)該表示成最簡(jiǎn)的形式。（2）邏輯表達(dá)式的五種形式邏輯表達(dá)式的形式不是唯一的，可以有多種形式，且可以相互轉(zhuǎn)換。如它們的形式可以是與或、或與、與非與非、或非或非、與或非。2．最簡(jiǎn)與或式的標(biāo)準(zhǔn)1）乘積項(xiàng)最少。2）每一項(xiàng)因子最少。3．與或型邏輯式的化簡(jiǎn)步驟代數(shù)法化簡(jiǎn)邏輯式，就是運(yùn)用邏輯代數(shù)的定律、定理、規(guī)則對(duì)邏輯式進(jìn)行變換，以消去一些多余的與項(xiàng)和變量。代數(shù)法化簡(jiǎn)，沒有普遍適用的一定之規(guī)，有時(shí)需要一定的經(jīng)驗(yàn)。以下介紹的方法是一個(gè)基本的方法，是以與或邏輯式為基礎(chǔ)，但不是對(duì)所有的化簡(jiǎn)問題均能奏效。其他形式的邏輯式都可轉(zhuǎn)化成與或型的邏輯式。數(shù)字電路分析與實(shí)踐1.最小項(xiàng)9.4邏輯函數(shù)的卡諾圖化簡(jiǎn)法4任務(wù)9八路鎖存器的制作

設(shè)有n個(gè)變量，它們組成的與項(xiàng)中每個(gè)變量或以原變量或以反變量形式出現(xiàn)一次，且僅出現(xiàn)一次，這些與項(xiàng)均稱之為n個(gè)變量的最小項(xiàng)。若函數(shù)包含n個(gè)變量，構(gòu)成的最小項(xiàng)應(yīng)為2n個(gè)，分別記為mn。例如兩變量的最小項(xiàng)共有22=4個(gè)，可表示為：三變量的最小項(xiàng)共有23=8個(gè)，可表示為：數(shù)字電路分析與實(shí)踐最小項(xiàng)有如下性質(zhì)：1）對(duì)輸入變量任何一組取值在所有最小項(xiàng)（2n個(gè)）中，必有一個(gè)而且僅有一個(gè)最小項(xiàng)的值為1。2）在輸入變量的任何一組取值下，任意兩個(gè)最小項(xiàng)的乘積為0。3）全體最小項(xiàng)的和恒為1。（3）標(biāo)準(zhǔn)與或式有了最小項(xiàng)的概念，就可以利用公式，將任何一個(gè)邏輯式展成若干個(gè)最小項(xiàng)之和的形式，這一形式稱為標(biāo)準(zhǔn)與或式。任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐2．卡諾圖（1）變量卡諾圖的構(gòu)成把所有最小項(xiàng)按一定順序排列起來，每一個(gè)小方格由一個(gè)最小項(xiàng)占有。

任務(wù)9八路鎖存器的制作。

圖9-3兩變量卡諾圖數(shù)字電路分析與實(shí)踐（2）函數(shù)卡諾圖

既然卡諾圖由全部最小項(xiàng)組成，任一與或邏輯式可以由若干個(gè)最小項(xiàng)之和來表示，那么就可以將該與或型邏輯式存在的最小項(xiàng)一一對(duì)應(yīng)填入圖中，存在的最小項(xiàng)填“1”，不存在的填“0”。任務(wù)9八路鎖存器的制作例如，將邏輯式填入卡諾圖。它為一個(gè)三變量的邏輯式，結(jié)果如圖9-6所示。

圖9-6三變量最小項(xiàng)圖圖9-7四變量卡諾圖數(shù)字電路分析與實(shí)踐用卡諾圖化簡(jiǎn)邏輯函數(shù)的步驟如下：1）首先將邏輯函數(shù)變換為與或表達(dá)式。2）畫出邏輯函數(shù)的卡諾圖。3）將2n個(gè)為1的相鄰方格分別畫方格群，整理每個(gè)方格群的公因子，作為乘積項(xiàng)。4）將整理后的乘積項(xiàng)加起來，就是化簡(jiǎn)后的與或式。小結(jié)：卡諾圖化簡(jiǎn)時(shí)，相鄰最小項(xiàng)的數(shù)目必須為2n個(gè)才能圈成卡諾圈，并消去n個(gè)互非的變量，而且卡諾圈圈得越大越好(消去的互非變量越多)，卡諾圈數(shù)目越少越好(邏輯式中的與項(xiàng)就越少)，相應(yīng)的邏輯電路就越簡(jiǎn)單，這就是利用卡諾圖化簡(jiǎn)邏輯函數(shù)的基本原理。任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐9.5具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)5

1．無關(guān)項(xiàng)的含義及其表示方法有些n變量函數(shù)，變量的取值有時(shí)是帶有約束條件的，不一定所有的變量取值組合都會(huì)出現(xiàn)，也即函數(shù)不一定與2n個(gè)最小項(xiàng)都有關(guān)，而僅與其中的一部分有關(guān)，與另一部分無關(guān)，與函數(shù)邏輯值無關(guān)的最小項(xiàng)稱為無關(guān)項(xiàng)，也即隨意項(xiàng)、約束項(xiàng)，一般用d來表示。具有無關(guān)項(xiàng)的邏輯函數(shù)稱為有約束條件的邏輯函數(shù)。2．無關(guān)項(xiàng)在卡諾圖化簡(jiǎn)函數(shù)中的應(yīng)用任務(wù)9八路鎖存器的制作

含有無關(guān)項(xiàng)的函數(shù)的化簡(jiǎn)處理方法：無關(guān)項(xiàng)對(duì)于變量的某些取值組合，所對(duì)應(yīng)的函數(shù)值是不定。通常約束項(xiàng)和任意項(xiàng)在邏輯函數(shù)中統(tǒng)稱為無關(guān)項(xiàng)

化簡(jiǎn)時(shí)可根據(jù)需要視為“1”也可視為“0”，使函數(shù)化到最簡(jiǎn)。例子數(shù)字電路分析與實(shí)踐9.6組合邏輯電路的分析6分析組合邏輯電路的目的就是為了確定電路的邏輯功能，即根據(jù)已知邏輯電路，找出其輸入和輸出之間的邏輯關(guān)系，并寫出邏輯表達(dá)式。一般分析步驟如下：1）寫出已知邏輯電路的函數(shù)表達(dá)式。方法是直接從輸入到輸出逐級(jí)寫出邏輯表達(dá)式。2）化簡(jiǎn)邏輯函數(shù)，得到最簡(jiǎn)邏輯表達(dá)式。3）列出真值表。4）根據(jù)真值表或最簡(jiǎn)邏輯表達(dá)式確定電路功能。任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐例9-3

試分析圖9-13所示電路的邏輯功能。任務(wù)9八路鎖存器的制作解：（1）從輸入到輸出逐級(jí)寫出輸出端的函數(shù)表達(dá)式：

（2）對(duì)式（9-1）進(jìn)行化簡(jiǎn)

＝

＝

＝

（3）列出函數(shù)真值表

（4）確定電路功能。由式（9-2）可知，如圖9-13所示，是一個(gè)同或門。數(shù)字電路分析與實(shí)踐9.7組合邏輯電路的設(shè)計(jì)7

組合邏輯電路的設(shè)計(jì)，通?？砂慈缦虏襟E進(jìn)行：1）將給出的實(shí)際邏輯問題進(jìn)行邏輯抽象。根據(jù)命題要求對(duì)邏輯功能進(jìn)行分析，確定哪些是輸入變量，哪些是輸出變量，以及它們之間的邏輯關(guān)系。并進(jìn)行邏輯賦值，即確定什么情況下為邏輯1，什么情況為邏輯0。2）根據(jù)給定的因果關(guān)系列出真值表。值得提出的是，狀態(tài)賦值不同，得到的真值表也不一樣。3）根據(jù)真值表寫出相應(yīng)的邏輯表達(dá)式，然后進(jìn)行化簡(jiǎn)，并轉(zhuǎn)換成命題所要求的邏輯表達(dá)式。4）根據(jù)化簡(jiǎn)或變換后的邏輯表達(dá)式，畫出邏輯電路圖。任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐真值表電路功能描述例：設(shè)計(jì)一個(gè)樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時(shí)為1，斷開時(shí)為0；燈亮?xí)rY為1，燈滅時(shí)Y為0。根據(jù)邏輯要求列出真值表。

1窮舉法

1任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐

2邏輯表達(dá)式或卡諾圖最簡(jiǎn)與或表達(dá)式化簡(jiǎn)

3

2

4邏輯變換

5邏輯電路圖用與非門實(shí)現(xiàn)用異或門實(shí)現(xiàn)數(shù)字電路分析與實(shí)踐1、3位二進(jìn)制編碼器輸入8個(gè)互斥的信號(hào)輸出3位二進(jìn)制代碼真值表任務(wù)9八路鎖存器的制作9.8編碼器8數(shù)字電路分析與實(shí)踐邏輯表達(dá)式邏輯圖任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐2.二-十進(jìn)制編碼器輸入10個(gè)互斥的數(shù)碼輸出4位二進(jìn)制代碼真值表任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐邏輯表達(dá)式任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐邏輯表達(dá)式任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐9.9譯碼器9譯碼是編碼的反過程，是將給定的二進(jìn)制代碼翻譯成編碼時(shí)賦予的原意，即將每一組輸入的二進(jìn)制代碼譯成相應(yīng)特定的輸出高、低電平信號(hào)，完成這種功能的電路稱為譯碼器。

1.二進(jìn)制譯碼器任務(wù)9八路鎖存器的制作設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）。二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。數(shù)字電路分析與實(shí)踐1）設(shè)二變量輸入為A、B，輸入變量的最小項(xiàng)組合為，輸出有四條線，設(shè)控制端為E，當(dāng)E＝0時(shí)，譯碼器工作，否則，譯碼器禁止。任務(wù)9八路鎖存器的制作表9-8二變量譯碼器真值表輸

入輸

出EAB00011100011101010101101101111××1111數(shù)字電路分析與實(shí)踐3）寫表達(dá)式：＝＝＝＝任務(wù)9八路鎖存器的制作。圖9-19二變量譯碼器4）畫邏輯圖數(shù)字電路分析與實(shí)踐（3）3變量譯碼器74LS138A2、A1、A0為二進(jìn)制譯碼輸入端，為譯碼輸出端（低電平有效），G1、、為選通控制端。當(dāng)G1＝1、時(shí)，譯碼器處于工作狀態(tài)；當(dāng)G1＝0、時(shí)，譯碼器處于禁止?fàn)顟B(tài)。任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐輸入：自然二進(jìn)制碼輸出：低電平有效任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐2.顯示譯碼器任務(wù)9八路鎖存器的制作用來驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。數(shù)字顯示器件按發(fā)光物質(zhì)的不同可分為以下四類：第一類：氣體放電顯示器，如輝光數(shù)碼管、等離子體顯示板等；第二類：熒光數(shù)字顯示器，如熒光數(shù)碼管、場(chǎng)致發(fā)光數(shù)字板等；第三類：半導(dǎo)體顯示器，也稱為發(fā)光二極管（LED）顯示器；第四類：液體數(shù)字顯示器，如液晶顯示器、電泳顯示器等。數(shù)字電路分析與實(shí)踐9.10數(shù)據(jù)選擇器和數(shù)據(jù)分配器10幅頻特性是描繪輸入信號(hào)幅度固定，輸出信號(hào)的幅度隨頻率變化而變化的規(guī)律，即相頻特性是描繪輸出信號(hào)與輸入信號(hào)之間相位差隨信號(hào)頻率變化而變化的規(guī)律，即

這些統(tǒng)稱放大電路的頻率響應(yīng)。幅頻特性偏離中頻值的現(xiàn)象，稱為幅度頻率失真。相頻特性偏離中頻值的現(xiàn)象，稱為相位頻率失真。放大電路的幅頻特性和相頻特性，也稱頻率響應(yīng)。

任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐邏輯表達(dá)式地址變量輸入數(shù)據(jù)由地址碼決定從４路輸入中選擇哪１路輸出。任務(wù)9八路鎖存器的制作9.10數(shù)據(jù)選擇器和數(shù)據(jù)分配器101.4選1數(shù)據(jù)選擇器數(shù)字電路分析與實(shí)踐任務(wù)9八路鎖存器的制作邏輯圖數(shù)字電路分析與實(shí)踐集成8選1數(shù)據(jù)選擇器74LS151任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐真值表任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐2．用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)相位差也要發(fā)生變化。

圖2-43單級(jí)放大電路的頻率響應(yīng)特性（1）原理數(shù)據(jù)選擇器是一個(gè)邏輯函數(shù)的最小項(xiàng)輸出器。而任何一個(gè)n位變量的邏輯函數(shù)都可變換為最小項(xiàng)之和的標(biāo)準(zhǔn)式：任務(wù)9八路鎖存器的制作：而任何一個(gè)n位變量的邏輯函數(shù)都可變換為最小項(xiàng)之和的標(biāo)準(zhǔn)式：：（2）卡諾圖法當(dāng)邏輯函數(shù)的變量個(gè)數(shù)和數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)相同時(shí)，可直接用數(shù)據(jù)選擇器來實(shí)現(xiàn)邏輯函數(shù)。數(shù)字電路分析與實(shí)踐用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)：例①選用8選1數(shù)據(jù)選擇器74LS151②設(shè)A2=A、A1=B、A0=C③求DiD0=DD2=1D6=1D4=DD1=DD3=0D7=0D5=1任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐④畫連線圖任務(wù)9八路鎖存器的制作當(dāng)邏輯函數(shù)的變量個(gè)數(shù)多于數(shù)據(jù)選擇器的地址輸入變量的個(gè)數(shù)時(shí)，應(yīng)分離出多余的變量，將余下的變量分別有序地加到數(shù)據(jù)選擇器的地址輸入端上。數(shù)字電路分析與實(shí)踐3.數(shù)據(jù)分配器

數(shù)據(jù)分配是數(shù)據(jù)選擇的逆過程。根據(jù)地址信號(hào)的要求，將一路數(shù)據(jù)分配到指定輸出通道上去的電路，稱為數(shù)據(jù)分配器。任務(wù)9八路鎖存器的制作。圖9-28數(shù)據(jù)分配器的等效圖如將譯碼器的使能端作為數(shù)據(jù)輸入端，二進(jìn)制代碼輸入端作為地址信號(hào)輸入端使用時(shí)，則譯碼器便成為一個(gè)數(shù)據(jù)分配器。數(shù)字電路分析與實(shí)踐集成數(shù)據(jù)分配器及其應(yīng)用把二進(jìn)制譯碼器的使能端作為數(shù)據(jù)輸入端，二進(jìn)制代碼輸入端作為地址碼輸入端，則帶使能端的二進(jìn)制譯碼器就是數(shù)據(jù)分配器。由74LS138構(gòu)成的1路-8路數(shù)據(jù)分配器數(shù)據(jù)輸入端G1=1G2A=0地址輸入端任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐數(shù)據(jù)分配器和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)分時(shí)傳送系統(tǒng)任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐任務(wù)9八路鎖存器的制作1．半加器（1）定義與真值表兩個(gè)1位二進(jìn)制數(shù)相加，叫做半加。能夠?qū)崿F(xiàn)半加的邏輯電路稱為半加器。9.11加法器11表9-13半加器真值表輸

入輸

出ABSC0000011010101001（2）邏輯表達(dá)式

由真值表得半加器邏輯表達(dá)式為C＝AB數(shù)字電路分析與實(shí)踐任務(wù)9八路鎖存器的制作（3）根據(jù)邏輯表達(dá)式畫邏輯圖a)電路圖b）邏輯符號(hào)圖9-30半加器數(shù)字電路分析與實(shí)踐任務(wù)9八路鎖存器的制作2．全加器（1）定義與真值表所謂全加運(yùn)算，是指兩個(gè)多位二進(jìn)制數(shù)相加時(shí)，第i位的被加數(shù)Ai和加數(shù)Bi及來自相鄰低位的進(jìn)位數(shù)Ci-1三者相加，其結(jié)果得到本位和數(shù)Si及向相鄰高位的進(jìn)位數(shù)Ci。能夠?qū)崿F(xiàn)全加運(yùn)算的電路稱為全加器。根據(jù)全加運(yùn)算的含義和二進(jìn)制運(yùn)算法則，可得全加器真值表。（2）邏輯表達(dá)式由真值表可寫出全加器的邏輯表達(dá)式。（3）根據(jù)邏輯表達(dá)式畫邏輯圖a）邏輯圖b）邏輯符號(hào)圖9-31全加器數(shù)字電路分析與實(shí)踐用于比較兩個(gè)數(shù)大小或相等的電路，稱為數(shù)值比較器。1.一位數(shù)值比較器一位二進(jìn)制數(shù)A和B進(jìn)行比較的電路。比較結(jié)果有三種情況。任務(wù)9八路鎖存器的制作9.12數(shù)值比較器12數(shù)字電路分析與實(shí)踐任務(wù)9八路鎖存器的制作2.多位數(shù)值比較器如兩個(gè)4位二進(jìn)制數(shù)A＝A3A2A1A0和B＝B3B2B1B0進(jìn)行比較時(shí)，則需從高位到低位逐位進(jìn)行比較。只有在高位相等時(shí)，才能進(jìn)行低位的比較。當(dāng)比較到某一位數(shù)值不等時(shí)，其結(jié)果便為兩個(gè)4位數(shù)的比較結(jié)果。（1）CMOS4位數(shù)值比較器CC14585功能表數(shù)字電路分析與實(shí)踐（2）邏輯表達(dá)式任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐（3）邏輯圖任務(wù)9八路鎖存器的制作圖9-32CC14585邏輯圖數(shù)字電路分析與實(shí)踐任務(wù)9八路鎖存器的制作3.數(shù)值比較器的使用方法

1）只比較兩個(gè)4位二進(jìn)制數(shù)時(shí)用一片CC14585即可，將擴(kuò)展端I（A<B）接低電平，I（A>B）和I（A=B）接高電平。2）當(dāng)比較兩個(gè)4位以上8位以下的二進(jìn)制數(shù)時(shí)需兩片CC14585，要用擴(kuò)展端。圖9-33兩片CC14585組成的8位數(shù)值比較器數(shù)字電路分析與實(shí)踐1．競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象

（1）理想情況輸入與輸出為穩(wěn)定狀態(tài)或沒有考慮信號(hào)通過導(dǎo)線和邏輯門的傳輸延遲時(shí)間。（2）實(shí)際情況信號(hào)通過導(dǎo)線和門電路時(shí)，都存在時(shí)間延遲tpd信號(hào)發(fā)生變化時(shí)也有一定的上升時(shí)間fr或下降時(shí)間tf。任務(wù)9八路鎖存器的制作9.13組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)13a）邏輯圖輸入b）理想工作波形c）考慮門延遲時(shí)間的工作波形圖9-34理想情況和實(shí)際情況數(shù)字電路分析與實(shí)踐

（3）競(jìng)爭(zhēng)同一個(gè)門的一組輸入信號(hào)，由于它們?cè)诖饲巴ㄟ^不同數(shù)目的門，經(jīng)過不同長(zhǎng)度導(dǎo)線的傳輸，到達(dá)門輸入端的時(shí)間會(huì)有先有后的現(xiàn)象。

（4）冒險(xiǎn)邏輯門因輸入端的競(jìng)爭(zhēng)而導(dǎo)致輸出產(chǎn)生不應(yīng)有的尖峰干擾脈沖（又稱過渡干擾脈沖）的現(xiàn)象。

任務(wù)9八路鎖存器的制作a）邏輯圖輸入b）考慮門延遲時(shí)間的工作波形

圖9-35產(chǎn)生尖峰脈沖競(jìng)爭(zhēng)冒險(xiǎn)數(shù)字電路分析與實(shí)踐2.競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的判別在組合邏輯電路中，是否存在冒險(xiǎn)現(xiàn)象，可通過邏輯函數(shù)來判別。如根據(jù)組合邏輯電路寫出的輸出邏輯函數(shù)在一定條件下可簡(jiǎn)化成下列兩種形式時(shí)，則該組合邏輯電路可能存在冒險(xiǎn)現(xiàn)象，說明：由于冒險(xiǎn)出現(xiàn)的可能性很多，而且組合電路的冒險(xiǎn)現(xiàn)象只是可能產(chǎn)生，而不是一定產(chǎn)生，更何況非臨界冒險(xiǎn)是允許存在的。因此，實(shí)用的判別冒險(xiǎn)的方法是測(cè)試，可以認(rèn)為只有實(shí)驗(yàn)的結(jié)果才是最終的結(jié)論。

任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐

3.消除冒險(xiǎn)現(xiàn)象的方法（1）加封鎖脈沖在輸入信號(hào)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的時(shí)間內(nèi)，引入一個(gè)脈沖將可能產(chǎn)生尖峰干擾脈沖的門封鎖住。封鎖脈沖應(yīng)在輸入信號(hào)轉(zhuǎn)換前到來，轉(zhuǎn)換結(jié)束后消失。（2）加選通脈沖對(duì)輸出可能產(chǎn)生尖峰干擾脈沖的門電路增加一個(gè)接選通信號(hào)的輸入端，只有在輸入信號(hào)轉(zhuǎn)換完成并穩(wěn)定后，才引入選通脈沖將它打開，此時(shí)才允許有輸出。在轉(zhuǎn)換過程中，由于沒有加選通脈沖，因此，輸出不會(huì)出現(xiàn)尖峰干擾脈沖。（3）接入濾波電容由于尖峰干擾脈沖的寬度一般都很窄，在可能產(chǎn)生尖峰干擾脈沖的門電路輸出端與地之間接入一個(gè)容量為幾十皮法的電容就可吸收掉尖峰干擾脈沖。（4）修改邏輯設(shè)計(jì)。任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐技能能力

9.14工作任務(wù)描述

優(yōu)先鎖存器同時(shí)供8名選手比賽，分別用8個(gè)按鈕S0～S7表示。設(shè)置一個(gè)系統(tǒng)清除和搶答控制開關(guān)S，該開關(guān)由主持人控制，搶答器具有鎖存與顯示功能。即選手按動(dòng)按鈕，鎖存相應(yīng)的編號(hào)，并在LED數(shù)碼管上顯示選手搶答實(shí)行優(yōu)先鎖存，優(yōu)先搶答選手的編號(hào)一直保持到主持人將系統(tǒng)清除為止。該電路完成兩個(gè)功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號(hào)，同時(shí)譯碼顯示電路顯示編號(hào)。二是當(dāng)有選手按鍵，其他選手按鍵操作無效。工作過程：接通電源后，主持人將開關(guān)撥到“清除”狀態(tài)，搶答器處于禁止?fàn)顟B(tài)，編號(hào)器滅燈，同時(shí)控制端使74LS148的ST＝1.處于禁止?fàn)顟B(tài)，封鎖選手按鍵的輸入。當(dāng)開關(guān)S置于“開始”時(shí)，搶答器處于等待工作狀態(tài)，當(dāng)有選手將鍵按下時(shí)，74LS148的輸出經(jīng)鎖存后，使74LS48處于工作狀態(tài)，數(shù)碼管顯示選手號(hào)碼。當(dāng)?shù)谝粋€(gè)搶答之后，禁止二次搶答、如果再次搶答必須由主持人再次操作“清除”和“開始”狀態(tài)開關(guān)。任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐任務(wù)9八路鎖存器的制作。圖9-36優(yōu)先鎖存器原理電路數(shù)字電路分析與實(shí)踐9.15操作步驟1．元器件識(shí)別與檢測(cè)（1）優(yōu)先編碼器74LS148的識(shí)別

任務(wù)9八路鎖存器的制作。數(shù)字電路分析與實(shí)踐任務(wù)9八路鎖存器的制作實(shí)物圖74ls148功能表數(shù)字電路分析與實(shí)踐任務(wù)9八路鎖存器的制作（2）半導(dǎo)體數(shù)碼管（LED）和譯碼/驅(qū)動(dòng)器七段顯示譯碼器74LS48的識(shí)別數(shù)字電路分析與實(shí)踐任務(wù)9八路鎖存器的制作（3）74LS00和L4LS04引腳的識(shí)別1）74LS00是一塊四二輸入與非門。圖9-4074LS00引腳線及內(nèi)部電路數(shù)字電路分析與實(shí)踐2）74LS04是一塊多輸入非門。。圖9-4174LS04引腳線及內(nèi)部電路任務(wù)9八路鎖存器的制作74LS04實(shí)物圖數(shù)字電路分析與實(shí)踐3.整機(jī)的裝配與調(diào)試（1）識(shí)圖電路圖根據(jù)阻值和晶體管正確選擇器件，將電阻、穩(wěn)壓二極管和晶體管正確成形，注意元器件成形時(shí)尺寸須符合電路通用板插孔間距要求.（2）電路測(cè)試與調(diào)整先用萬用表檢查8路搶答開關(guān)電壓，當(dāng)電壓輸出正常時(shí)，再安裝74LS148。將74LS148的輸入使能端直接接地測(cè)量電壓，觀察控制電路的電壓輸出是否正常。當(dāng)電壓正常時(shí)再使8路搶答輸入中一個(gè)為低電壓，用萬用表檢查電壓測(cè)量輸出值。任務(wù)9八路鎖存器的制作數(shù)字電路分析與實(shí)踐任務(wù)10單脈沖計(jì)數(shù)電路的制作教學(xué)目的知識(shí)能力：熟悉共陰極七段LED數(shù)碼管的引腳和功能。技能能力：熟悉十進(jìn)制加／減計(jì)數(shù)器74LS190的功能和應(yīng)用。熟悉譯碼／驅(qū)動(dòng)器74L548的功能和應(yīng)用。能正確選擇元器件，靈活使用常用儀器儀表。掌握由基本的觸發(fā)器組成，能夠防抖動(dòng)單脈沖發(fā)生器的工作原理和使用方法。能夠撰寫直流穩(wěn)壓電源的制作與調(diào)試報(bào)告書。社會(huì)能力：訓(xùn)練學(xué)生工程意識(shí)和良好的勞動(dòng)紀(jì)律觀念，培養(yǎng)學(xué)生良好的語言表達(dá)能力和客觀評(píng)價(jià)能力，提高勞動(dòng)組織和團(tuán)體協(xié)作能力以及自我學(xué)習(xí)和管理的個(gè)人素養(yǎng)。數(shù)字電路分析與實(shí)踐目錄10.1觸發(fā)器110.2時(shí)序邏輯電路210.3計(jì)數(shù)器310.4寄存器410.5單脈沖計(jì)數(shù)電路的制作5數(shù)字電路分析與實(shí)踐知識(shí)能力1．觸發(fā)器概述觸發(fā)器具有“記憶”功能，是構(gòu)成時(shí)序邏輯電路的基本單元。觸發(fā)器具有兩個(gè)特點(diǎn)，分別是：1）具有兩個(gè)能自保持的穩(wěn)定狀態(tài)。

10.1觸發(fā)器1任務(wù)10單脈沖計(jì)數(shù)電路的制作。2）在輸入信號(hào)的作用下，可以從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)換到另一個(gè)穩(wěn)定狀態(tài)。觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本邏輯部件。

它有兩個(gè)穩(wěn)定的狀態(tài)：0狀態(tài)和1狀態(tài)；

在不同的輸入情況下，它可以被置成0狀態(tài)或1狀態(tài)；

當(dāng)輸入信號(hào)消失后，所置成的狀態(tài)能夠保持不變。數(shù)字電路分析與實(shí)踐2．RS觸發(fā)器1）“與非”型基本RS觸發(fā)器任務(wù)10單脈沖計(jì)數(shù)電路的制作。圖10-1“與非”型基本RS觸發(fā)器數(shù)字電路分析與實(shí)踐電路組成和邏輯符號(hào)信號(hào)輸入端，低電平有效。信號(hào)輸出端，Q=0、Q=1的狀態(tài)稱0狀態(tài)，Q=1、Q=0的狀態(tài)稱1狀態(tài)，數(shù)字電路分析與實(shí)踐工作原理RSQ10011

00①R=0、S=1時(shí)：由于R=0，不論原來Q為0還是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不論觸發(fā)器原來處于什么狀態(tài)都將變成0狀態(tài)，這種情況稱將觸發(fā)器置0或復(fù)位。R端稱為觸發(fā)器的置0端或復(fù)位端。數(shù)字電路分析與實(shí)踐0110RSQ100②R=1、S=0時(shí)：由于S=0，不論原來Q為0還是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不論觸發(fā)器原來處于什么狀態(tài)都將變成1狀態(tài)，這種情況稱將觸發(fā)器置1或置位。S端稱為觸發(fā)器的置1端或置位端。0

11數(shù)字電路分析與實(shí)踐1110③R=1、S=1時(shí)：根據(jù)與非門的邏輯功能不難推知，觸發(fā)器保持原有狀態(tài)不變，即原來的狀態(tài)被觸發(fā)器存儲(chǔ)起來，這體現(xiàn)了觸發(fā)器具有記憶能力。RSQ1000111

1不變10數(shù)字電路分析與實(shí)踐0011RSQ10001111不變0

0不定？④R=0、S=0時(shí)：Q=Q=1，不符合觸發(fā)器的邏輯關(guān)系。并且由于與非門延遲時(shí)間不可能完全相等，在兩輸入端的0同時(shí)撤除后，將不能確定觸發(fā)器是處于1狀態(tài)還是0狀態(tài)。所以觸發(fā)器不允許出現(xiàn)這種情況，這就是基本RS觸發(fā)器的約束條件。數(shù)字電路分析與實(shí)踐特性表（真值表）現(xiàn)態(tài)：觸發(fā)器接收輸入信號(hào)之前的狀態(tài)，也就是觸發(fā)器原來的穩(wěn)定狀態(tài)。次態(tài)：觸發(fā)器接收輸入信號(hào)之后所處的新的穩(wěn)定狀態(tài)。數(shù)字電路分析與實(shí)踐次態(tài)Qn+1的卡諾圖特性方程觸發(fā)器的特性方程就是觸發(fā)器次態(tài)Qn+1與輸入及現(xiàn)態(tài)Qn之間的邏輯關(guān)系式數(shù)字電路分析與實(shí)踐狀態(tài)圖描述觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系及轉(zhuǎn)換條件的圖形稱為狀態(tài)圖01×1/1×/10/01/①當(dāng)觸發(fā)器處在0狀態(tài)，即Qn=0時(shí)，若輸入信號(hào)＝01或11，觸發(fā)器仍為0狀態(tài)；RS②當(dāng)觸發(fā)器處在1狀態(tài)，即Qn=1時(shí)，若輸入信號(hào)＝10或11，觸發(fā)器仍為1狀態(tài)；RSRS若＝10，觸發(fā)器就會(huì)翻轉(zhuǎn)成為1狀態(tài)。RS若＝01，觸發(fā)器就會(huì)翻轉(zhuǎn)成為0狀態(tài)。數(shù)字電路分析與實(shí)踐任務(wù)10單脈沖計(jì)數(shù)電路的制作010101111000101011001111000不允許001不允許基本RS觸發(fā)器觸發(fā)器的特性表數(shù)字電路分析與實(shí)踐2）“或非”型基本RS觸發(fā)器任務(wù)10單脈沖計(jì)數(shù)電路的制作。a）邏輯圖b）邏輯符號(hào)圖10-6基本RS觸發(fā)器該電路的工作原理和與非型基本觸發(fā)器的相似，所以不再重復(fù)。

數(shù)字電路分析與實(shí)踐在數(shù)字電路中，凡根據(jù)輸入信號(hào)R、S情況的不同，具有置0、置1和保持功能的電路，都稱為RS觸發(fā)器。任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐3）同步RS觸發(fā)器RSCP＝0時(shí)，R=S=1，觸發(fā)器保持原來狀態(tài)不變。CP＝1時(shí)，工作情況與基本RS觸發(fā)器相同。任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐特性表特性方程CP=1期間有效數(shù)字電路分析與實(shí)踐主要特點(diǎn)波形圖（1）時(shí)鐘電平控制。在CP＝1期間接收輸入信號(hào)，CP＝0時(shí)狀態(tài)保持不變，與基本RS觸發(fā)器相比，對(duì)觸發(fā)器狀態(tài)的轉(zhuǎn)變?cè)黾恿藭r(shí)間控制。（2）R、S之間有約束。不能允許出現(xiàn)R和S同時(shí)為1的情況，否則會(huì)使觸發(fā)器處于不確定的狀態(tài)。不變不變不變不變不變不變置1置0置1置0不變數(shù)字電路分析與實(shí)踐3、主從JK觸發(fā)器代入主從RS觸發(fā)器的特性方程，即可得到主從JK觸發(fā)器的特性方程：將主從JK觸發(fā)器沒有約束。數(shù)字電路分析與實(shí)踐特性表時(shí)序圖數(shù)字電路分析與實(shí)踐電路特點(diǎn)邏輯符號(hào)①主從JK觸發(fā)器采用主從控制結(jié)構(gòu)，從根本上解決了輸入信號(hào)直接控制的問題，具有CP＝1期間接收輸入信號(hào)，CP下降沿到來時(shí)觸發(fā)翻轉(zhuǎn)的特點(diǎn)。②輸入信號(hào)J、K之間沒有約束。③存在一次變化問題。數(shù)字電路分析與實(shí)踐4．邊沿型觸發(fā)器（1）上升沿觸發(fā)的邊沿型觸發(fā)器邊沿型觸發(fā)器和主從型觸發(fā)器的邏輯功能相同，不同的是邊沿型觸發(fā)器只在邊沿處接收信號(hào)。。任務(wù)10單脈沖計(jì)數(shù)電路的制作。

圖10-11邊沿型JK觸發(fā)器符號(hào)和波形圖數(shù)字電路分析與實(shí)踐5．維持阻塞D觸發(fā)器（1）維持阻塞觸發(fā)器功能維持阻塞D觸發(fā)器有一個(gè)輸入端，具有置0、置1兩種功能。任務(wù)10單脈沖計(jì)數(shù)電路的制作圖10-13D觸發(fā)器邏輯符號(hào)數(shù)字電路分析與實(shí)踐（2）74LS373的鎖存器功能圖見表10-7。74LS373鎖存器主要用于鎖存地址信息；數(shù)據(jù)信息及DMA頁面地址信息等。圖10-1474LS373管腳圖任務(wù)10單脈沖計(jì)數(shù)電路的制作。請(qǐng)思考74LS373功能表數(shù)字電路分析與實(shí)踐7.不同類型觸發(fā)器之間的轉(zhuǎn)換轉(zhuǎn)換步驟：（1）寫出已有觸發(fā)器和待求觸發(fā)器的特性方程。（2）變換待求觸發(fā)器的特性方程，使之形式與已有觸發(fā)器的特性方程一致。（3）比較已有和待求觸發(fā)器的特性方程，根據(jù)兩個(gè)方程相等的原則求出轉(zhuǎn)換邏輯。（4）根據(jù)轉(zhuǎn)換邏輯畫出邏輯電路圖。轉(zhuǎn)換方法：利用令已有觸發(fā)器和待求觸發(fā)器的特性方程相等的原則，求出轉(zhuǎn)換邏輯。任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐1時(shí)序邏輯電路概述時(shí)序電路在任何時(shí)刻的穩(wěn)定輸出，不僅與該時(shí)刻的輸入信號(hào)有關(guān)，而且還與電路原來的狀態(tài)有關(guān)。10.2時(shí)序邏輯電路2任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐2、時(shí)序電路的分類（1）根據(jù)時(shí)鐘分類同步時(shí)序電路中，各個(gè)觸發(fā)器的時(shí)鐘脈沖相同，即電路中有一個(gè)統(tǒng)一的時(shí)鐘脈沖，每來一個(gè)時(shí)鐘脈沖，電路的狀態(tài)只改變一次。異步時(shí)序電路中，各個(gè)觸發(fā)器的時(shí)鐘脈沖不同，即電路中沒有統(tǒng)一的時(shí)鐘脈沖來控制電路狀態(tài)的變化，電路狀態(tài)改變時(shí)，電路中要更新狀態(tài)的觸發(fā)器的翻轉(zhuǎn)有先有后，是異步進(jìn)行的。（2）根據(jù)輸出分類米利型時(shí)序電路的輸出不僅與現(xiàn)態(tài)有關(guān)，而且還決定于電路當(dāng)前的輸入。穆爾型時(shí)序電路的其輸出僅決定于電路的現(xiàn)態(tài)，與電路當(dāng)前的輸入無關(guān)；或者根本就不存在獨(dú)立設(shè)置的輸出，而以電路的狀態(tài)直接作為輸出。任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐電路圖時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程狀態(tài)方程狀態(tài)圖、狀態(tài)表或時(shí)序圖判斷電路邏輯功能12353、時(shí)序邏輯電路分析及舉例時(shí)序電路的分析步驟：計(jì)算4任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐例時(shí)鐘方程：輸出方程：輸出僅與電路現(xiàn)態(tài)有關(guān)，為穆爾型時(shí)序電路。同步時(shí)序電路的時(shí)鐘方程可省去不寫。驅(qū)動(dòng)方程：1寫方程式數(shù)字電路分析與實(shí)踐2求狀態(tài)方程JK觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)動(dòng)方程代入，即得電路的狀態(tài)方程：任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐3計(jì)算、列狀態(tài)表00000101001110010111011100101110111100001010011000001100數(shù)字電路分析與實(shí)踐4畫狀態(tài)圖、時(shí)序圖狀態(tài)圖任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐5電路功能時(shí)序圖有效循環(huán)的6個(gè)狀態(tài)分別是0～5這6個(gè)十進(jìn)制數(shù)字的格雷碼，并且在時(shí)鐘脈沖CP的作用下，這6個(gè)狀態(tài)是按遞增規(guī)律變化的，即：000→001→011→111→110→100→000→…所以這是一個(gè)用格雷碼表示的六進(jìn)制同步加法計(jì)數(shù)器。當(dāng)對(duì)第6個(gè)脈沖計(jì)數(shù)時(shí)，計(jì)數(shù)器又重新從000開始計(jì)數(shù)，并產(chǎn)生輸出Y＝1。數(shù)字電路分析與實(shí)踐在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器加法計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器······10.3計(jì)數(shù)器3任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐1.二進(jìn)制計(jì)數(shù)器3位二進(jìn)制同步加法計(jì)數(shù)器選用3個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。狀態(tài)圖輸出方程：時(shí)鐘方程：任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐時(shí)序圖FF0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次FF1在Q0=1時(shí)，在下一個(gè)CP觸發(fā)沿到來時(shí)翻轉(zhuǎn)。FF2在Q0=Q1=1時(shí)，在下一個(gè)CP觸發(fā)沿到來時(shí)翻轉(zhuǎn)。任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐電路圖由于沒有無效狀態(tài)，電路能自啟動(dòng)。推廣到n位二進(jìn)制同步加法計(jì)數(shù)器驅(qū)動(dòng)方程輸出方程數(shù)字電路分析與實(shí)踐

2.十進(jìn)制計(jì)數(shù)器圖10-28a是四位同步十進(jìn)制加法計(jì)數(shù)器，它是在四位同步二進(jìn)制加法計(jì)數(shù)器的基礎(chǔ)上改進(jìn)而來的。8421碼與二進(jìn)制比較，來第十個(gè)脈沖時(shí)，不是由“1001”變?yōu)椤?010”，而是應(yīng)回到“0000”。比較1010和0000可知，和沒有變化，所以它們的驅(qū)動(dòng)不變，輸入接線不變。但由1變?yōu)榱?，也變?yōu)?，所以對(duì)F1、F3作出修改。任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐。

a）邏輯圖任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐

（1）二一五一十進(jìn)制計(jì)數(shù)器是二一五一十進(jìn)制異步計(jì)數(shù)器，是一種常用的中規(guī)模集成計(jì)數(shù)器。它有清零、置數(shù)和計(jì)數(shù)的功能，其計(jì)數(shù)包括二進(jìn)制、五進(jìn)制和十進(jìn)制計(jì)數(shù)。

3.集成計(jì)數(shù)器任務(wù)10單脈沖計(jì)數(shù)電路的制作利用集成計(jì)數(shù)器的清零端和置數(shù)端實(shí)現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的方法。數(shù)字電路分析與實(shí)踐1、用同步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計(jì)數(shù)器2、用異步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計(jì)數(shù)器（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。（1）寫出狀態(tài)SN的二進(jìn)制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。數(shù)字電路分析與實(shí)踐任務(wù)10單脈沖計(jì)數(shù)電路的制作10.4寄存器41．基本概念寄存器最起碼具備以下四種功能：（1）清除數(shù)碼（2）接收數(shù)碼（3）存儲(chǔ)數(shù)碼（4）輸出數(shù)碼2．?dāng)?shù)碼寄存器又可稱為基本寄存器數(shù)字電路分析與實(shí)踐1）單拍工作方式基本寄存器無論寄存器中原來的內(nèi)容是什么，只要送數(shù)控制時(shí)鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0～D3，就立即被送入進(jìn)寄存器中，即有：任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐2）雙拍工作方式基本寄存器（1）清零。CR=0，異步清零。即有：（2）送數(shù)。CR=1時(shí)，CP上升沿送數(shù)。即有：（3）保持。在CR=1、CP上升沿以外時(shí)間，寄存器內(nèi)容將保持不變。數(shù)字電路分析與實(shí)踐（1）單向移位寄存器并行輸出4位右移移位寄存器時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：3.移位寄存器移位寄存器分單向移位寄存器和雙向移位寄存器，單向移位寄存器又分為左移寄存器和右移寄存器。

任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐并行輸出4位左移移位寄存器時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐單向移位寄存器具有以下主要特點(diǎn)：（1）單向移位寄存器中的數(shù)碼，在CP脈沖操作下，可以依次右移或左移。（2）n位單向移位寄存器可以寄存n位二進(jìn)制代碼。n個(gè)CP脈沖即可完成串行輸入工作，此后可從Q0～Qn-1端獲得并行的n位二進(jìn)制數(shù)碼，再用n個(gè)CP脈沖又可實(shí)現(xiàn)串行輸出操作。（3）若串行輸入端狀態(tài)為0，則n個(gè)CP脈沖后，寄存器便被清零。任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐（2）集成雙向移位寄存器74LS194任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐3.寄存器應(yīng)用舉例①環(huán)形計(jì)數(shù)器結(jié)構(gòu)特點(diǎn)即將FFn-1的輸出Qn-1接到FF0的輸入端D0。工作原理根據(jù)起始狀態(tài)設(shè)置的不同，在輸入計(jì)數(shù)脈沖CP的作用下，環(huán)形計(jì)數(shù)器的有效狀態(tài)可以循環(huán)移位一個(gè)1，也可以循環(huán)移位一個(gè)0。即當(dāng)連續(xù)輸入CP脈沖時(shí)，環(huán)形計(jì)數(shù)器中各個(gè)觸發(fā)器的Q端或端，將輪流地出現(xiàn)矩形脈沖。任務(wù)10單脈沖計(jì)數(shù)電路的制作數(shù)字電路分析與實(shí)踐能自啟動(dòng)的4位