存儲(chǔ)器原理與接口.ppt

第五章 存儲(chǔ)器原理與接口,存儲(chǔ)器分類(lèi) 存儲(chǔ)器結(jié)構(gòu) 8086CPU最小模式下總線(xiàn)產(chǎn)生 存儲(chǔ)器接口,5.1 存儲(chǔ)器分類(lèi) 一、有關(guān)存儲(chǔ)器幾種分類(lèi) 存儲(chǔ)介質(zhì)分類(lèi) 半導(dǎo)體存儲(chǔ)器 磁盤(pán)和磁帶等磁表面存儲(chǔ)器 光電存儲(chǔ)器,半導(dǎo)體存儲(chǔ)器按存取方式分類(lèi) 隨機(jī)存儲(chǔ)器RAM (Random Access Memory) 只讀存儲(chǔ)器ROM（Read-Only Memory） 串行訪(fǎng)問(wèn)存儲(chǔ)器(Serial Access Storage),按在計(jì)算機(jī)中的作用分類(lèi) 主存儲(chǔ)器(內(nèi)存) 輔助存儲(chǔ)器(外存) 高速緩沖存儲(chǔ)器,二、半導(dǎo)體存儲(chǔ)器的分類(lèi) 1、隨機(jī)存取存儲(chǔ)器RAM 2、只讀存儲(chǔ)器ROM,二、半導(dǎo)體存儲(chǔ)器的分類(lèi) 1、隨機(jī)存取存儲(chǔ)器RAM a. 靜態(tài)RAM （ECL，TTL，MOS） b. 動(dòng)態(tài)RAM,2、只讀存儲(chǔ)器ROM a. 掩膜式ROM b. 可編程的PROM c. 可用紫外線(xiàn)擦除、可編程的EPROM d. 可用電擦除、可編程的E2PROM等,可編程的PROM,絕緣層,浮動(dòng)?xùn)叛┍雷⑷胧組OS管,可用紫外線(xiàn)擦除、可編程的EPROM,編程 使柵極帶電 擦除 EPROM芯片上方有一個(gè)石英玻璃窗口 當(dāng)一定光強(qiáng)的紫外線(xiàn)透過(guò)窗口照射時(shí)，所有存儲(chǔ)電路中浮柵上的電荷會(huì)形成光電流泄放掉，使浮柵恢復(fù)初態(tài)。 一般照射2030分鐘后，讀出各單元的內(nèi)容均為FFH，說(shuō)明EPROM中內(nèi)容已被擦除。,浮柵隧道氧化層MOS管Flotox(Floating gate Tunnel Oxide)：浮柵與漏區(qū)間的氧化物層極?。?0納米以下），稱(chēng)為隧道區(qū)。當(dāng)隧道區(qū)電場(chǎng)大于107V/cm時(shí)隧道區(qū)雙向?qū)ā?當(dāng)隧道區(qū)的等效電容極小時(shí)，加在控制柵和漏極間的電壓大部分降在隧道區(qū)，有利于隧道區(qū)導(dǎo)通。,擦除和寫(xiě)入均利用隧道效應(yīng),10ms,可用電擦除、可編程的E2PROM,分 類(lèi),掩模ROM,可編程ROM（PROM）,可擦除可編程ROM（EPROM）,隨機(jī)存儲(chǔ)器RAM,靜態(tài)存儲(chǔ)器SRAM,動(dòng)態(tài)存儲(chǔ)器DRAM,按功能,(Read- Only Memory),(Random Access Memory),(Programmable ROM),(Erasable PROM),UVEPROM,EEPROM,只讀存儲(chǔ)器ROM,Flash Memory,(Ultra-Violet),(Electrically),電可擦除,紫外線(xiàn)擦除,(Static RAM),快閃存儲(chǔ)器,(Dynamic RAM),只能讀出不能寫(xiě)入,斷電不失,還可以按制造工藝分為雙極型和MOS型兩種。,主要指標(biāo)：存儲(chǔ)容量、存取速度。,存儲(chǔ)容量:用字?jǐn)?shù)位數(shù)表示，也可只用位數(shù)表示。如，某動(dòng)態(tài)存儲(chǔ)器的容量為109位/片。,三、 多層存儲(chǔ)結(jié)構(gòu)概念 1、核心是解決容量、速度、價(jià)格間的矛盾，建立起多層存儲(chǔ)結(jié)構(gòu)。 一個(gè)金字塔結(jié)構(gòu)的多層存儲(chǔ)體系 充分體現(xiàn)出容量和速度關(guān)系,2、 多層存儲(chǔ)結(jié)構(gòu) 寄存器 Cache(高速緩存) 內(nèi)存（主存） 磁盤(pán) 磁道、光盤(pán),（主存）,輔存,Cache主存層次 ： 解決CPU與主存的速度上的差距 ； 主存輔存層次 ： 解決存儲(chǔ)的大容量要求和低成本之間的矛盾 。,5.2、 主存儲(chǔ)器結(jié)構(gòu) 一、 主存儲(chǔ)器的主要技術(shù)指標(biāo) 存儲(chǔ)容量 存取速度 可靠性 功耗,1、容量存儲(chǔ)容量 存儲(chǔ)器可以容納的二進(jìn)制信息量稱(chēng)為存儲(chǔ)容量（尋址空間，由CPU的地址線(xiàn)決定） 實(shí)際存儲(chǔ)容量：在計(jì)算機(jī)系統(tǒng)中具體配置了多少內(nèi)存。,2、存取速度 存取時(shí)間是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間，又稱(chēng)為讀寫(xiě)周期。 SDRAM: 12ns 10ns 8ns RDRAM: 1ns 0.625ns,3、可靠性 可靠性是用平均故障間隔時(shí)間來(lái)衡量（MTBF, Mean Time Between Failures） 4、功耗 功耗通常是指每個(gè)存儲(chǔ)元消耗功率的大小,二、主存儲(chǔ)器的基本組成 MOS型器件構(gòu)成的RAM，分為靜態(tài)和動(dòng)態(tài)RAM兩種，靜態(tài)RAM通常有6管構(gòu)成的觸發(fā)器作為基本存儲(chǔ)電路靜態(tài)存儲(chǔ)單元，動(dòng)態(tài)RAM通常用單管組成基本存儲(chǔ)電路。,1 、靜態(tài)存儲(chǔ)單元,（2）動(dòng)態(tài)存儲(chǔ)單元,（3）、結(jié)構(gòu) 地址譯碼 輸入輸出控制 存儲(chǔ)體,地址線(xiàn),控制線(xiàn),數(shù)據(jù)線(xiàn),存儲(chǔ)體,譯碼器,輸入輸出控制,單譯碼結(jié)構(gòu),地址譯碼器：接收來(lái)自CPU的n位地址，經(jīng)譯碼后產(chǎn)生2n個(gè)地址選擇信號(hào)，實(shí)現(xiàn)對(duì)片內(nèi)存儲(chǔ)單元的選址。 控制邏輯電路：接收片選信號(hào)CS及來(lái)自CPU的讀/寫(xiě)控制信號(hào)，形成芯片內(nèi)部控制信號(hào)，控制數(shù)據(jù)的讀出和寫(xiě)入(雙向)。 存儲(chǔ)體：是存儲(chǔ)芯片的主體，由基本存儲(chǔ)元按照一定的排列規(guī)律構(gòu)成。,譯碼器,譯碼器,矩陣譯碼電路,行線(xiàn),列線(xiàn),地址線(xiàn),地址線(xiàn),一、8086CPU的管腳及功能 8086是16位CPU。它采用高性能的N溝道，耗盡型負(fù)載的硅柵工藝(HMOS)制造。由于受當(dāng)時(shí)制造工藝的限制，部分管腳采用了分時(shí)復(fù)用的方式，構(gòu)成了40條管腳的雙列直插式封裝,5.3、8086CPU總線(xiàn)產(chǎn)生,二、8086的兩種工作方式 最小模式：系統(tǒng)中只有8086一個(gè)處理器，所有的控 制信號(hào)都是由8086CPU產(chǎn)生。 最大模式：系統(tǒng)中可包含一個(gè)以上的處理器，比如 包含協(xié)處理器8087。在系統(tǒng)規(guī)模比較大 的情況下，系統(tǒng)控制信號(hào)不是由8086直 接產(chǎn)生，而是通過(guò)與8086配套的總線(xiàn)控 制器等形成。,三、最小模式下8086CPU總線(xiàn)產(chǎn)生 （一）、地址線(xiàn)、數(shù)據(jù)線(xiàn)產(chǎn)生 相關(guān)信號(hào)線(xiàn)及芯片 1、AD15AD0 (Address Data Bus) 地址/數(shù)據(jù)復(fù)用信號(hào)，雙向，三態(tài)。在T1狀態(tài)（地址周期）AD15AD0上為地址信號(hào)的低 16位A15A0；在T2 T4狀態(tài)（數(shù)據(jù)周期） AD15AD0 上是數(shù)據(jù)信號(hào)D15D0。,2、A19/S6A16/S3 (Address/Status)： 地址/狀態(tài)復(fù)用信號(hào)，輸出。在總周期的T1狀態(tài)A19/S6A16/S3上是地址的高4位。在T2T4狀態(tài)，A19/S6A16/S3上輸出狀態(tài)信息。,機(jī)器周期：時(shí)鐘周期 總線(xiàn)周期：對(duì)內(nèi)存或?qū)/O接口的一次操作的時(shí) 間 指令周期：指令執(zhí)行的時(shí)間,MOV 2000H, AX,地址周期,數(shù)據(jù)周期,3、三態(tài)緩沖的8位數(shù)據(jù)鎖存器74LS373 (8282),A、CP正脈沖，DQ B、CP為零，保持 C、/OE=0，O0輸出；否則高阻,4、ALE(Address Latch Enable) 地址鎖存使能信號(hào)，輸出，高電平有效。用來(lái)作為地址鎖存器的鎖存控制信號(hào)。,觸發(fā)類(lèi)型：上升沿，下降沿，高電平，低電平,1、AD0AD15，A16/S1A19/S4出現(xiàn)地址信息； 2、ALE 發(fā)正脈沖，地址信息進(jìn)74LS373； 3、AD0AD15轉(zhuǎn)換為數(shù)據(jù)線(xiàn), A16/S1 A19/S4輸出狀態(tài),1,1,2,3,3,（二）、數(shù)據(jù)線(xiàn)驅(qū)動(dòng) 相關(guān)信號(hào)線(xiàn)及芯片 1、雙向數(shù)據(jù)總線(xiàn)收發(fā)器（8286，74LS245） 兩個(gè)功能： a、雙向選擇 b、通道控制,A、/OE控制通道 /OE0，或門(mén)導(dǎo)通； /OE1，或門(mén)封鎖； B、T控制方向 T0，BA T1，AB,A、/OE控制通道 /OE0，或門(mén)導(dǎo)通； /OE1，或門(mén)封鎖； B、T控制方向 T0，BA T1，AB,2、/DEN (Data Enable) 數(shù)據(jù)使能信號(hào)，輸出，三態(tài)，低電平有效。表示CPU對(duì)數(shù)據(jù)線(xiàn)操作。用于數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)器的控制信號(hào)。 3、DT/R (Data Transmit/Receive)： 數(shù)據(jù)驅(qū)動(dòng)器數(shù)據(jù)流向控制信號(hào)，輸出，三態(tài)。在8086系統(tǒng)中，通常采用8286或8287作為數(shù)據(jù)總線(xiàn)的驅(qū)動(dòng)器，用DT/R#信號(hào)來(lái)控制數(shù)據(jù)驅(qū)動(dòng)器的數(shù)據(jù)傳送方向。當(dāng)DT/R#1時(shí)，進(jìn)行數(shù)據(jù)發(fā)送；DT/R#0時(shí)，進(jìn)行數(shù)據(jù)接收。,1、如果CPU輸出數(shù)據(jù)，DT/R1，三態(tài)門(mén)方向?yàn)锳B, 如果CPU輸入數(shù)據(jù)，DT/R0，三態(tài)門(mén)方向?yàn)锽A； 2、/DEN有效，74LS245工作； 3、C