基于8086的微型計算機組成(第二節(jié)存儲器.ppt

第二節(jié) 內(nèi)部存儲器,2.2.1 存儲器概述,2.2.2 隨機存儲器（RAM）,2.2.3 只讀存儲器（ROM）,2.2.4 存儲器連接與擴展,2.2.5 8086與存儲器連接,2.2.6 微機內(nèi)存儲器的組織,2.2.1 存儲器概述,作用：存放待加工的原始數(shù)據(jù)和中間計算結(jié)果以及系統(tǒng)或 用戶程序等。,存儲器分類 1. 按內(nèi)存儲器與外存儲器來分類,2. 按存儲載體材料分類 半導(dǎo)體材料 半導(dǎo)體存儲器：TTL型、MOS型、ECL型、I2L型等； 磁性材料 磁帶存儲器、軟磁盤存儲器和硬磁盤存儲器等； 光介質(zhì)材料 CD-ROM、DVD等。,3. 按存儲器的功能來分類 按存儲器與CPU的關(guān)系分類 控制存儲器CM 、主存儲器MM 、高速緩沖存儲器Cache 、 外存儲器EM ；,按存儲器的讀寫功能分類 讀寫存儲器RWM 、只讀存儲器ROM； 按數(shù)據(jù)存儲單元的尋址方式分類 隨機存取存儲器RAM 、順序存取存儲器SAM 、直接存取存儲器DAM ； 按半導(dǎo)體器件原理分類 晶體管邏輯存儲器TTL 、發(fā)射極耦合存儲器ECL 、單極性器件存儲器MOS；,4. 半導(dǎo)體存儲器的分類,從應(yīng)用角度可分為兩大類：,RAM具有易失性，可讀，可寫，常用于存放數(shù)據(jù)、中間結(jié)果等。 ROM在程序執(zhí)行時只能讀不能寫。常用于存放程序或不易變的數(shù)據(jù)。 掩膜ROM不可改寫。 可編程PROM、EPROM、E2PROM及FLASH在 一定條件下可改寫。,按存儲原理分類 隨機存取存儲器RAM 、只讀存儲器ROM； 按數(shù)據(jù)傳送方式分類 并行存儲器PM、串行存儲器SM；,2. 最大存取時間： 訪問一次存儲器（對指定單元寫入或讀出）所需要的時間， 這個時間的上限值即最大存取時間，一般為十幾ns到幾百ns。 從CPU給出有效的存儲器地址到存儲器輸出有效數(shù)據(jù)所需要的時間,1. 容量：指一個存儲器芯片能存儲的二進制信息。 存儲器芯片容量=存儲單元數(shù)每單元的數(shù)據(jù)位數(shù) 例：6264 8KB = 8K 8bit 6116 2KB = 2K 8bit 1字節(jié)=8 bit；1KB=210字節(jié)=1024字節(jié)；1MB=210KB=1024KB； 1GB=210MB=1024MB；1TB=210GB=1024GB。,2.2.2 半導(dǎo)體存儲器的性能指標,3. 其他指標：功耗，工作電源，可靠性，集成度，價格等。,一、RAM原理,2.2.3 隨機存取存儲器(RAM),1. 靜態(tài)RAM（SRAM）,地址譯碼器： 接收來自CPU的n位地址，經(jīng)譯碼后產(chǎn)生2n個地址選擇信號，實現(xiàn)對片內(nèi)存儲單元的選址。 控制邏輯電路： 接收片選信號CS及來自CPU的讀/寫控制信號，形成芯片內(nèi)部控制信號，控制數(shù)據(jù)的讀出和寫入。 數(shù)據(jù)緩沖器： 寄存來自CPU的寫入數(shù)據(jù)或從存儲體內(nèi)讀出的數(shù)據(jù)。 存儲體： 存儲體是存儲芯片的主體，由基本存儲元按照一定的排列規(guī)律構(gòu)成。,1. 存儲體 一個基本存儲電路能存儲1位2#數(shù)。,（1）T1和T2組成一個雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。T3和T4為負載管。 （2）如O1點為數(shù)據(jù)Q，則O2點為數(shù)據(jù)/Q。 （3）行選擇線有效（高電 平）時， O1 、 O2處的數(shù)據(jù)信息通過門控管T5和T6送至T7和T8 。 （4）列選擇線有效（高電 平）時， T7和T8處的數(shù)據(jù)信息通過門控管T7和T8送至芯片C的引腳，讀控制線有效則輸出至數(shù)據(jù)線。,2. 外圍電路 （1）地址譯碼器 對外部地址信號譯碼， 用以選擇要訪問的單元。, 單地址譯碼（右圖1）： 譯碼器為10:1024， 譯碼輸出線 2101024 根。 引線太多，制造困難。,若要構(gòu)成1K1b個存儲單元， 需10根地址線，1根數(shù)據(jù)線。, 雙地址譯碼（右圖2） ： 有X、Y兩個譯碼器，每個有10/2個輸入，210/2個輸出，共輸出210/2 210/2=210（1024）個狀態(tài)，而輸出線只有2 210/2根。 兩個5:32譯碼器組成行列形式選中單元，大大減少引線。,（2）I/O控制電路,低功耗 CMOS SRAM， 容量8K8bit； DIP封裝，單一5V電源供電。 28PIN，輸入輸出電平與TTL兼容。最大存儲時間70120ns。,二、典型芯片HM6264BL,6264SRAM與CPU的連接,8086CPU WR RD,6264 WE OE,3. 讀寫周期時序,讀出時間tAA ：最大70ns，從地址有效到RAM數(shù)據(jù)線上出現(xiàn)穩(wěn)定 數(shù)據(jù)的時間。是RAM讀操作速度快慢的主要指標。 讀周期 tRC： 70ns（mim）， 表示連續(xù)操作允許最小時間 。 它總是大于或等于讀出時間。 正確讀數(shù)： 地址有效經(jīng)tAA后 ，且片選信號有效經(jīng)tCO 及tOE后才 能收到數(shù)據(jù)。,（1）讀周期,寫周期時序,（一）62256 62256是32K*8的CMOS靜態(tài)RAM,補充：典型存儲器芯片和譯碼器芯片,62256工作表,（二）3-8譯碼器74LS138,2. 動態(tài)RAM（DRAM）,一、單管動態(tài)基本存儲電路（1或0由電容C上有無電荷決定）, 設(shè) T1導(dǎo)通時（字選線1），將 D1 寫入，則C上有電荷。 字選線撤消，T1截止。 T1導(dǎo)通（字選線1）才能讀。 讀時：D本為0，CD無電荷。 導(dǎo)通時C上電荷轉(zhuǎn)移到 CD 上，所以D為1； 若C上原無電荷，則D為0；,PD424256的容量是256K4，片內(nèi)需log2256K=18個地址信號， 外接9根地址線，由內(nèi)部多路開關(guān)將外部18根地址線分兩次送入。,一、基于預(yù)測技術(shù)的DRAM （超頁模式EDO DRAM）,動、靜RAM比較： 動：容量大，速度慢，功耗低，刷新電路復(fù)雜。 靜：容量小，速度快，功耗大，無刷新電路。,二、典型芯片uPD424256,5.2.3 高速RAM（由DRAM進行改進，因RAM價格高）,edo dram 擴展數(shù)據(jù)輸出（extended data outedo，有時也稱為超頁模式）dram和突發(fā)式edo dram是兩種基于頁模式內(nèi)存的內(nèi)存技術(shù)。edo技術(shù)在普通dram的接口上增加了一些邏輯電路，利用了地址預(yù)測功能，縮短了讀寫周期并消除了等待狀態(tài)，使得突發(fā)式傳送更加迅速，提高了數(shù)據(jù)的存取速度。,主要產(chǎn)品有: Intel 2186、2187（8K8位)。 封裝形式有：SIMM（Single In-line Memory Modle) 單邊沿連接插腳 DIMM（Dual In-line Memory modle) 雙邊沿連接插腳,2.2.4 只讀存儲器（ROM）,掩膜ROM芯片所存儲的信息由芯片制造廠家完成，用戶不能修改。 掩膜ROM以有/無跨接 管子來區(qū)分0/1信息：有為0， 無（被光刻而去掉）為1。,1. 掩膜ROM和PROM 一、掩膜ROM（Read Only Memory）,典型的PROM基本存儲電路如下圖所示。 芯片出廠時，開關(guān)管T1與位線（數(shù)據(jù)線）之間以熔絲相連。 用戶可對其進行一次性編程（熔斷或保留熔絲以區(qū)分“1/0”）： 當加入寫脈沖，某些存儲單元熔絲熔斷，信息永久寫入， 不可再次改寫。,PROM基本存儲電路,二、PROM（Programmable ROM）,PROM的寫入要由專用的電路（大電流、高電壓）和程序完成。,2. 可擦除的PROM 一、EPROM（紫外線可擦除） 1. 基本存儲電路,（1）由浮柵雪崩注入的FAMOS器件構(gòu)成。 （2）當浮柵有足夠的電荷積累時，記錄的信息為0，沒有一定的電荷積累時，信息為1。 （3）用戶可以多次編程。編程加寫脈沖后，某些存儲單元的PN結(jié)表面形成浮動?xùn)?，阻擋通路，實現(xiàn)信息寫入。 （4）用紫外線照射可驅(qū)散浮動?xùn)牛ǜ派系碾姾尚纬晒怆娏餍孤?，原有信息全部擦除（擦除后?nèi)容全為“1” ），便可再次改寫。,如：27256為32K8 EPROM,二、EEPROM 特點： 1. 在線改寫，簡單，在單一5V電源下即可完成。 2. 擦除與寫入同步，約10ms。有些E2PROM設(shè)有寫入結(jié)束標志以供查詢或申請中斷。 3. 一般為并行總線傳輸，如：2864，引腳與2764完全兼容，最大存取時間200ns，編程與工作電壓均為5V。 4. 具備RAM、ROM的優(yōu)點,但寫入時間較長。,三、OTPROM（One Time PROM） 除了沒有擦除窗口，其他工藝與EPROM完全相同?？捎闷胀?編程器對其編程（只能一次）。,四、快擦寫存儲器（Flash memory) 類似EEPROM。它采用一種非揮發(fā)性存儲技術(shù)，即掉電后數(shù)據(jù)信息可以長期保存 。又能在線擦除和重寫，擦除的是整個存儲器陣列或者是一個大的存儲單元塊，而不是一個字節(jié)一個字節(jié)的擦除。需幾秒鐘時間，但擦除次數(shù)有限。 產(chǎn)品型號有： 28F256 32K8bit 29010 128K8bit,5.4 存儲器連接與擴充,若用存貯芯片構(gòu)成存貯系統(tǒng)，或?qū)σ延械拇尜A系統(tǒng)進行容量擴充時，需要通過總線將RAM、ROM芯片同CPU連接起來，并使之協(xié)調(diào)工作。,2.2.5 存儲器芯片選擇,一、類型選擇,RAM存儲用戶的調(diào)試程序、程序的中間運算結(jié)果及掉 電時無需保護的I/O數(shù)據(jù)及參數(shù)等。 SRAM 與CPU連接簡單，無需接口電路，在小型系 統(tǒng)中、智能儀表中采用。 DRAM 集成度高，但需刷新電路，與CPU的接口復(fù) 雜，僅在需要較大存貯容量的計算機產(chǎn)品中應(yīng)用。,ROM具有非易失性。 EPROM 存放系統(tǒng)（監(jiān)控）程序，無需在線修改的 參數(shù)。 E2PROM數(shù)據(jù)、參數(shù)等有掉電保護要求的數(shù)據(jù)。,特別：利用后備電源，配合掉電保護電路，也可以保證靜態(tài) RAM在掉電后數(shù)據(jù)不丟失。,在第二章的CPU時序介紹中了解到： CPU進行讀操作時，什么時候送地址信號, 什么時候從數(shù)據(jù)線上讀數(shù)據(jù), 其時序是固定的。 從T1狀態(tài)開始到地址信號有效：TCLAVmax=110ns （地址有效延遲）,對MEM，從外部輸入地址信號有效，到把內(nèi)部數(shù)據(jù)送至數(shù)據(jù)總線上的時序也是固定的，由存儲器的內(nèi)部結(jié)構(gòu)和制造工藝決定。 6264讀取時間tAAmax70ns,二、存儲器芯片與CPU的時序配合 MEM與CPU工作速度的匹配問題。,8088讀周期時序（4.77MHz時）,2.2.6 存儲器容量擴充 當單片存儲器芯片的容量不能滿足系統(tǒng)容量要求時，可多片組合以擴充位數(shù)或存貯單元數(shù)。 本節(jié)以RAM擴充為例，ROM的處理方法與之相同。,=2（片）,一、位數(shù)擴充 例：用8K8bit的6264擴充形成8K16bit的芯片組，所需芯片： 8K16bit 8K8bit,方法 兩個芯片的地址線、片選信號 及讀/寫控制線分別互連； 兩個芯片的數(shù)據(jù)線各自獨立， 一片作低8位（D0D7）, 另一片 作高8位（D8D15）。 即，每個16位數(shù)據(jù)的高、低字 節(jié) 分別存于兩個芯片，一次讀/寫 操作同時訪問兩個芯片中的同地 址單元。具體連接如右。,二、單元數(shù)擴充 例：用8K8bit的6264擴充形成32K8bit的存儲區(qū),需要的8K8 芯片數(shù)為：32K/8K=4（片）,稱地址線A0A12實現(xiàn)片內(nèi)尋址，A13A14實現(xiàn)片間尋址。,當單元數(shù)與位數(shù)都要擴充時，將以上兩者結(jié)合起來。如： 用8K8芯片構(gòu)成32K16存儲區(qū)，需要42個芯片。 （1）先擴充位數(shù)，每2個芯片一組，構(gòu)成4個8K16芯片組； （2）再擴充單元數(shù)，將這4個芯片組組合成32K16存儲區(qū)。,擴充連接圖,2.2.7 8086與存儲器連接,1全譯碼法片內(nèi)尋址未用的全部高位地址線都參加譯碼，譯碼 輸出作為片選信號，使得每個存貯器單元地址唯一。 譯碼電路比較復(fù)雜。一般用3-8譯碼器或可編程器件等實現(xiàn)。 部分譯碼法除片內(nèi)尋址外的高位地址的一部分來譯碼產(chǎn)生片 選信號（簡單） 線選法用除片內(nèi)尋址外的高位地址線中的任一根做為片選信 號，直接接各存儲器的片選端來區(qū)別各芯片的地址。,設(shè)CPU引腳已經(jīng)外圍芯片（鎖存器、驅(qū)動器），可以連接存貯器或I/O接口電路。 以8088系統(tǒng)總線與SRAM連接為例，AB、CB、DB如何連？,例：用4片6264構(gòu)成32K8的存貯區(qū)。 片內(nèi)地址連接A0A12，高位地址線A19A13譯碼后產(chǎn)生6264的片選信號。一般有三種譯碼方式：,例：用4片6264構(gòu)成32K8的存貯區(qū)。 1. 全譯碼法 高位地址線A19A13全部參加譯碼，產(chǎn)生6264的片選信號。,整個32K8存儲器的地址范圍： 00000H07FFFH 僅占用8088 1M容量的32K地址范圍。,部分譯碼法 除片內(nèi)尋址外的高位地址 的一部分來譯碼產(chǎn)生片選信號（簡單）。,3線選法 用除片內(nèi)尋址外的高位地址線中的任一根做為片選信號，直接接各存儲器的片選端來區(qū)別各芯片的地址。,特點： 線選法也有地址重疊區(qū)。 地址不連續(xù)，但簡單。,例：用線選法產(chǎn)生4片6264 （0#3#） 片選信號： A16A13用作片選， A19A17未用， 其它信號（數(shù)據(jù)線，讀寫信號）的 連接同圖5-18。 這時，32K存儲器的基本地址范圍為：,注意： 軟件上必須保證這些片選