PSpice仿真中的收斂問題及解決方法.docx

寫在前面:本文是作者平常學習和工作中記錄的一些筆記,有些零碎,但是很有用，主要是從原理的角度闡述了PSpice仿真中的收斂性，以及應對仿真不收斂的方法。適合使用PSpice仿真很久并且碰到過較多問題的高手! 注意：有些東西是最原始的spice語言的，在OrCAD PSpice中不一定有相應的選項。 By: Michael Wang 2010年12月17 簡介 PSpice在設(shè)定的仿真次數(shù)內(nèi)，如果不能得到滿足精度要求的解，就會出現(xiàn)收斂性問題，該問題可能有兩大類原因?qū)е拢旱谝唬喝菰S的仿真次數(shù)太少或者仿真精度要求太高。第二：電路方程本身無解。針對不同的仿真類型，都會有一些問題的探討和分析以及相應的應對策略。 DC分析： 在PSpice執(zhí)行一些定制的仿真前，首先執(zhí)行DC工作點分析，PSpice通過特定數(shù)量的迭代得到DC靜態(tài)工作點，否則PSpice會有電路不收斂的提醒，并且退出仿真程序。默認收斂限定描述如下：.options ITL1=100 如果不收斂，上式中的ITL1可以增加到大于500 更多的DC收斂參數(shù)：GMIN步長設(shè)置 、信號源步長設(shè)置、初始電容電壓設(shè)置及偽瞬態(tài)設(shè)置。 .NODESET可以設(shè)置電路節(jié)點的DC電壓值，PSpice會識別這個電壓值作為電路仿真的初始電壓值，可以減少對收斂的迭代次數(shù)。 如果不能通過節(jié)點設(shè)置和ITL1來得到收斂結(jié)果，可以設(shè)置ITL6=100或者其他非零值，這個設(shè)定時運用信號源步長算法，從一個開始值逐漸減少信號源電壓直到0電平，或者減少得到一個收斂解，這時，信號源再逐漸減回設(shè)置的初始設(shè)置。這個方法可以解決所有DC偏置點不收斂的問題，但是ITL6函數(shù)本身有缺陷，所以在最后萬不得已才能用。（OrCAD沒有引入這個參數(shù)） 如果電路包含半導體器件，該器件導電區(qū)域會包含零電導率。這樣仿真會出現(xiàn)一個“把零作除”的錯誤。為了消除這個錯誤的產(chǎn)生，在每個半導體器件的PN結(jié)點處用GMIN跨導與每個PN結(jié)點處并聯(lián)。GMIN是一個全局參數(shù) ，默認值100P，GMIN的參數(shù)值越大，牛頓拉夫申算法會越快完成收斂計算。增加GMIN的參數(shù)值會減少旁路電阻值。仿真的精度在旁路電阻產(chǎn)生的電流小于可容忍的相對錯誤電流分辨率時（kielkowski 1995）不受影響，對Gmin設(shè)置的建議值為 .option GMIN=1n 瞬態(tài)分析： 瞬態(tài)不收斂將最大迭代次數(shù)設(shè)置如下; .options ITL4=10; use ITL4=1500 if transient convergence problems occur 如果當前時刻節(jié)點不收斂，那么仿真步長會縮短到原來的1/8，如此計算直到得到收斂結(jié)果或者迭代次數(shù)溢出（ITL4）， 用戶設(shè)置的仿真時間步長的不同，會導致瞬態(tài)收斂困難，這點在開關(guān)電路仿真時尤其明顯。仿真步長必須小于開關(guān)電平的識別時間。當對瞬態(tài)仿真參數(shù)驚醒設(shè)定時，需要考慮高電平變換器或器件模型的不連續(xù)性。 對步長保守的估算，步長的單位最小值要小于一個開關(guān)波形一個周期的一個數(shù)量級的時間，例如，對于一個100K的振蕩器（10u）的時間步長設(shè)定應該為1u左右。Tmax值是最大時間步長，這個值可以省去或者指定為增大仿真精度（減小Tmax ）或減小仿真精度（增大Tmax）。這個設(shè)定可以讓模擬器在對電路有微小變化時進行仿真計算的時間步長稍大一些。 避免一般性錯誤的步驟 核對電路是否連接正確，元件極性是否連接正確，所有節(jié)點對地都有其直流路徑。l l 核對所有元件都正確賦值 核對所有模型參數(shù)都有實際意義，尤其是自己創(chuàng)建或者修改的l 核對兩個網(wǎng)絡(luò)連接處都有節(jié)點l l 核對電壓和電流的發(fā)生起相應有其正確的語法和合適的數(shù)值 電容或電流源的串聯(lián)等效代替需串聯(lián)放置l 檢查是否把字母O當作數(shù)字0使用l l 如果行為表達式或行為元素在電路中運用，則驗證電路不會出現(xiàn)零點分割的情況 驗證獨立元增益正確l DC收斂的方法： 1. 設(shè)置ITL1=500； 2. 使用NODESET，不適當?shù)墓?jié)點設(shè)置會導致不正確的仿真結(jié)果或者不收斂，所以在對NODESET語句設(shè)置時需要注意 3. 運用脈沖語句產(chǎn)生DC電源。V1 3 0 5 DC 變?yōu)?V1 3 0 PULSE 0 5。這樣允許用戶對電源進行開關(guān)控制，脈沖的上升時間可以用來設(shè)置實際電源的上電時間。 4. 設(shè)置GMIN，設(shè)置GMIN=1n或者0.1n，不推薦設(shè)置過高的數(shù)值，這個參數(shù)設(shè)置了所有半導體器件的最小導電性。 5. 如果可以，設(shè)置RSHUNT參數(shù)，設(shè)置電路中所有節(jié)點對地的電阻值，通過這個收斂方法會在其他節(jié)點而不是被選節(jié)點得到仿真結(jié)果，所以仿真結(jié)果需要仔細檢驗（PSPICE中沒有這一項的設(shè)置） 6. 設(shè)置ITL6=100，信號源步進將所有直流激勵遞減，直到電路的DC直流偏置電確定或者電平降低到0V，然后反向迭代。（PSPICE中沒有這一項的設(shè)置） 瞬態(tài)收斂的方法： 1. 驗證電路的直流分析是否收斂，確認不收斂是否由瞬態(tài)分析造成。 2. 驗證設(shè)定的時間步長的分辨率大小適當。時間步長分辨率必須小于電路進行開關(guān)波形正確仿真的時間。至少要比仿真電路最小周期小一個數(shù)量級。 3. 對于振蕩電路或者開關(guān)電路，設(shè)置METHOD=GEAR，這是對順態(tài)方程式選擇的一種方法，GEAR集成化可以應用到所有的開關(guān)電路。（PSPICE中沒有這一項的設(shè)置 ） 4. 使用初始條件設(shè)置UIC，設(shè)置電容電感的初始值。 5. 設(shè)置ITL4=500 6. 設(shè)置RELTOL=0.01，降低仿真精度，減小仿真時間。需要記住的一個一般規(guī)則是：相對誤差數(shù)值減少一個數(shù)量級，仿真時間就會翻倍的增加 7. 減少脈沖元的上升和下降沿時間，電壓值的大幅度變化會導致不收斂的問題。 8. 設(shè)置TRTOL=40，聲明在進行瞬態(tài)仿真時對使用的步長大小可以成比例的設(shè)定。（無） 9. 如果電流/電壓值允許，減少ABSTOL/VNTOL的精度，這兩個紙值以設(shè)置為大于其缺省值8個數(shù)量級的大小，要注意設(shè)置的只要小于最大電流和電壓值。 10. 如果可以，設(shè)置RAMPTIME=10ns，這個聲明設(shè)定了所有獨立信號源從零值上升到瞬態(tài)分析的開始值的上升斜率。（無） 交流收斂的方法： 不要使用直流收斂解決方法中的35，使用這些方法將不能建立一個有效的直流工作點，而直流工作點的建立對SPICE對電路進行線形分析是非常關(guān)鍵的，一旦實現(xiàn)了電路的直流收斂，其交流分析也會收斂。 參考文獻：SPICE電路分析，Steven M. Sandler，Charles Hymowitz著作 收斂性與步長太小問題 Pspice采用Newton-Raphson算法進行迭代計算，它在滿足一下條件的情況下可解。 1. 非線性方程可解 2. 方程連續(xù) 3. 方程可導 4. 初始值必須足夠接近解析解 在滿足上面條件的同時，由于硬件條件的限制，電路當中的取值還要受到一定的限制。 1. 電壓與電流在 +-1e10 之間 2. 導數(shù)在1e14以內(nèi) 3. 15位的雙精度。 例如1兆伏除以1豪歐，得到1e12AMP的電流，超過了電流值的最大值，因此不收斂！ 通常情況下，需要注意沒有限制的器件模型，以及含有表達式的手控源。很容易寫出計算值極大的表達式。 在實際情況中，方程總是連續(xù)的，但是變化值有可能超出PSpice表達值得極限！ 導數(shù)的物理意義是小信號電導，跨導，增益，不切實際的器件模型可能會使導數(shù)超過1e14的限制，主要需要當心含有表達式的行為模型！ Newton-Raphson is guaranteed to converge only if the analysis is started close to the answer. Also, there is no measurement that can tell how close is close enough.（FUNNY） 仿真最艱難的事起步階段，即找到偏執(zhí)點！PSpice先試著按照100%的供電電壓去計算偏執(zhí)點，如果計算不成功，那么就把電壓降到幾乎為零，這樣許多的非線性都被關(guān)掉了，當一個電路變?yōu)榫€性之后，必定可以找到一個解，然后PSpice再將偏執(zhí)點反推到100% 供電的情況下?。ㄗ儾介L） 一旦得到了偏執(zhí)解，那么瞬態(tài)仿真就可以進行了，他每次都從一個已知點（偏執(zhí)點）開始迭代，得到下一步的解. DC掃描采用混合逼近的方法去求解，他首先采用偏執(zhí)點計算邏輯起步（變電壓），之后每次以上一步的解作為初始值去逼近，掃描步長不是可變的，如果某一步不能得到解的話，他就在此使用偏執(zhí)點算法去求解！整個DC 掃描主要依賴于連續(xù)性，同時它也要求當電源關(guān)掉時，電路是線性的，像偏執(zhí)點計算那樣！ 關(guān)于GMIN：GMIN算法不是系統(tǒng)默認執(zhí)行的，可以在選項卡中使能這種算法，當使能這種算法的時候，如果100%供電時計算不收斂，就先采用GMIN算法，如果這種算法還不收斂的話，就再將電壓降到幾乎為零，再進行下一步的計算！ 幾乎為零的電壓定義為:0.001% supply power 對于半導體器件，首先要避免使用不切實際的模型參數(shù)！其次是避免出現(xiàn)不受限的PN結(jié)，（無串聯(lián)阻抗），第三是避免出現(xiàn)無漏電阻的情況，比如一個電流源輸出電流到一個反偏的PN結(jié)，由于反偏結(jié)不含有漏電阻，因此需要一個并聯(lián)電阻，否則結(jié)的電壓會超過1e10的值。 PSpice的開關(guān)在過渡區(qū)存在增益，如果多個開關(guān)級聯(lián)起來的話，累計增益有可能超過導數(shù)的極值限制（1e14）。這種情況可能出現(xiàn)在圖騰柱門極的情況中或者多個開關(guān)級聯(lián)的情況中！一般情況下，兩個開關(guān)級聯(lián)可以工作，但是多于兩個就可能出現(xiàn)問題！ 表達式含有分母的尤其要注意，不能出現(xiàn)除零的情況！ 例如GLOAD 3, 5 VALUE = 2Watts/V(3,5)，當開始時，（，）。出現(xiàn)問題 PSpice使用一種壓縮算法將受控源在電壓幾乎為零時壓縮成線性連續(xù)模式！ 但是這種壓縮算法也不能處理以上那種除零的情況。 壓縮算法可以很好的關(guān)掉不帶分母的表達式， 通常情況下，使表達式處于一個合理的物理范圍將會十分有幫助！ Example: A first approximation to an opamp that has an open loop gain of 100,000 is: VOP