淺談高速PCB上的電源走線(doc 8頁).doc

1盎司同厚，1mm寬35UM 50UM 70UM寬度 電流 寬度 電流 寬度 電流 0.15 0.20 0.15 0.50 0.15 0.700.20 0.55 0.20 0.70 0.20 0.900.30 0.80 0.30 1.10 0.30 1.300.40 1.10 0.40 1.35 0.40 1.700.50 1.35 0.50 1.70 0.50 2.000.60 1.60 0.60 1.90 0.60 2.300.80 2.00 0.80 2.40 0.80 2.801.00 2.30 1.00 2.60 1.00 3.201.20 2.70 1.20 3.00 1.20 3.601.50 3.20 1.50 3.50 1.50 4.202.00 4.00 2.00 4.30 2.00 5.102.50 4.50 2.50 5.10 2.50 6.00注：MM/A 分別為35UM 50UM 70UMi. 用銅皮作導(dǎo)線通過大電流時(shí)，銅箔寬度的載流量應(yīng)參考表中的數(shù)值降額50%去選擇考還有別的辦法可以解決。我看到一些電源電路中由于PCB板的限制，通過大電流的線路設(shè)計(jì)成長的焊盤，并在上面淌上焊錫，形成很粗的電流通路，不過這樣一來，就要考慮絕緣的問題了，你可以參考一下。那幾個(gè)數(shù)值是表示銅箔的厚度,一般線路板廠家以oz表示銅箔厚度,1oz的厚度表示將1oz重量的銅鋪在1平方英尺面積的銅箔厚度,約為0.034mm.所以,35um,50um,70um,對應(yīng)的以oz為計(jì)量單位的厚度為1oz,1.5oz,2oz. - 一般描述 標(biāo)準(zhǔn)PCB板的銅箔厚度為3540uM，因此1A電流至少要25/20mm28/20mm寬，為保險(xiǎn)起見，可以成一個(gè)系數(shù)，約為1.52即可。 - 感覺比較合理用0.8-1mm線寬加助流焊條0.5mm過1a的電流是沒有問題的.小弟我過5a電流才用了2mm/1mm的線寬加助流焊條.一直用得很好.電源線一般用60mil,大概1.5mm吧僅供參考除去在銅箔鍍錫可增加通過電流外，可考慮PCB多網(wǎng)路增加電流，如正反雙面均部同樣線路，也可用加短連線的辦法增加電流。一般來說,工程設(shè)計(jì)中銅導(dǎo)體允許通過的電流為1平方毫米最大20安培.基于此,線路板中以銅箔厚度計(jì)算,1oz基銅的外層銅箔(外層基銅處理后實(shí)際厚度約為1.5oz)允許的電流能力為1毫米線寬(40mil)為1安培左右.如果你用0.35UM的厚度做板的話,你走線時(shí)至少要走1.2MM.還要考慮你的走線的長度.我曾經(jīng)用0.63MM寬度,長度走了100MM,電流是700MA,電壓是4.0V,結(jié)果有0.6V的壓降,這是不穩(wěn)定的電路.后來我用1.2MM的走線,就不會出現(xiàn)這種問題,所以,你要盡量根據(jù)實(shí)際情況來走線,.線的長度,寬度,厚度以及銅的介電常數(shù),要通過的電流,產(chǎn)生的壓降(允許值),都是要完全考慮進(jìn)去的,通過這些參數(shù),你就可以計(jì)算出你要走的線寬! - 非常值得參考！通常，10mil的銅箔寬度最大通流量為1A，250mil的為8.3A。注意這和PCB材料、環(huán)境溫度以及銅箔內(nèi)/外層有直接關(guān)系。供參考。- 不太可信具體是多少我也不大清楚！但是我做過一個(gè)扳子，最大電流值18A，我用的是20mm寬的1A電流不算太大40mil可以的=高速PCB上的電源走線摘要：本文分析討論了高速PCB板上由于高頻信號的干擾和走線寬度的減小而產(chǎn)生的電源噪聲和 壓降，并提出了高速PCB的電源模型，采用電源總線網(wǎng)絡(luò)布線，選取合適的濾波電容，模擬數(shù)字地 分開等幾個(gè)簡單有效的方法來解決高速PCB板的噪聲和壓降問題。0 引言 隨著集成電路工藝和集成度的不斷提高，集成電路的工作電壓越來越低，速度越來越快。進(jìn)入新世紀(jì)后，CPU和網(wǎng)絡(luò)都邁入了GHZ的時(shí)代，這對于PCB板的設(shè)計(jì)提出了更高的要求。本文正是基于這種背景下，對高速PCB設(shè)計(jì)中最重要的環(huán)節(jié)之一電源的合理布局布線進(jìn)行分析和探討。1 電源模型分析 通常，在進(jìn)行理論上的分析和計(jì)算時(shí)，都是把電源進(jìn)行理想化，即電源無內(nèi)阻，也無寄生阻抗。如果用一個(gè)3.3V的電壓源對PCB上的元件供電，那么無論距離電源的遠(yuǎn)近，各個(gè)元件都應(yīng)工作在3.3V，且沒有噪聲。然而在實(shí)際的設(shè)計(jì)工作中，由于PCB上的Ic和輸入輸出的信號都工作在高頻下，電場和磁場的相互轉(zhuǎn)化，必不可免的給電源引入了噪聲，如圖1、圖2所示。同時(shí)由于PCB板上的走線非常的細(xì)，又產(chǎn)生了由于線路阻抗引起的壓降，使遠(yuǎn)離電壓源的器件工作電壓小于電源電壓。因而高速PCB的電源布線存在兩個(gè)關(guān)鍵的問題：電源噪聲和壓降。 圖1 理想電源信號模型 圖2 實(shí)際電源信號模型2 電源線的合理布局 設(shè)計(jì)高速PCB板的關(guān)鍵之一就是要盡可能的減小由于線路阻抗引起的壓降和高頻電磁場轉(zhuǎn)換而引入的各種噪聲。通常用兩種方法來解決上述問題。一是電源總線技術(shù)(POWER BUS)，另一種方法就是采用一個(gè)單獨(dú)的電源層進(jìn)行供電。后者在很大程度上緩解了壓降和噪聲的問題，但考慮到多層PCB的工藝復(fù)雜，昂貴的費(fèi)用和較長的制作周期，一般設(shè)計(jì)者們更喜歡采用前者，因而有必要對電源總線的合理布線進(jìn)行分析討論。 如圖3所示，采用了電源總線技術(shù)，各個(gè)元器件懸掛在電源總線上，所以又稱之為懸掛式總線，電源 總線的寬度通常比普通的信號線要寬，采用總線技術(shù)后，雖然可以減小壓降和和噪聲的問題，但它們?nèi)匀淮嬖诘摹?圖3 電源總線 圖4 改進(jìn)型電源總線 首先來看壓降問題，假設(shè)電源電壓為3.3V，0A，AB，BC，CD，BE，AF各段導(dǎo)線的電阻為0.05，PCB板上的每個(gè)元器件的扇出或吸入電流為200ma，并作兩個(gè)理想假定： 1不考慮由于A，B，C處電源線地突然拐角而產(chǎn)生的電壓電流突變； 2不考慮邊界元件(1，4，9，12)由于電磁場地相互轉(zhuǎn)換而引起的邊界效應(yīng)。 則導(dǎo)線OA中的電流為2.6A，導(dǎo)線AB中的電流為1.6A，導(dǎo)線BC和CD中的電流為0.8A，最后元件9上的電壓為： 3.3-2.60.05-1.60.05-0.80.05=3.01V 由于線路的阻抗產(chǎn)生了0.29V的壓降，偏差幾乎達(dá)到10，這對于一個(gè)3.3V的電壓來說已經(jīng)是相當(dāng)大了，而且隨著IC朝低電壓方向的發(fā)展，已經(jīng)有很多工作在2.5V乃至更低的Ic，因此這樣大的壓降將是非常致命的。同時(shí)，在這種電源總線下，噪聲也是一個(gè)很大的問題，如圖3，每個(gè)器件產(chǎn)生的噪聲都將通過電源耦合到元件13中，這也就是說器件13疊加了13個(gè)元件的噪聲，這將很容易引起器件13不能正常工作。由于這兩個(gè)問題依然存在，因此對電源總線技術(shù)進(jìn)行了改進(jìn)，如圖4所示，它被稱為電源總線網(wǎng)絡(luò)法，即讓電源總線相互交叉，而把對噪聲和壓降敏感的元件放在電源線網(wǎng)絡(luò)的交叉點(diǎn)上，使得每一個(gè)元件同時(shí)屬于幾個(gè)不同的回路，如圖4中的元件6，7就分別屬于四個(gè)不同的小回路。由于電流可以從網(wǎng)絡(luò)中的任何一條總線上進(jìn)來或出去，而且每一個(gè)網(wǎng)孔構(gòu)成了一個(gè)回路，這就不僅可以使網(wǎng)絡(luò)中每條總線上的電流趨于均衡，不會出現(xiàn)懸掛式總線上的各段總線電流大小不一致的問題，因此就可以減小由于線路阻抗引起的壓降問題。元件的電流由各網(wǎng)孔417/分擔(dān)，每個(gè)網(wǎng)孔的電流為400mA。對于元件5，元件9和元件1的電壓都比它高，因而電流從元件1和9流向5，從5流出到6。在最壞情況下即元件9和1的電流全部從一端流出進(jìn)入元件5，則元件5上的電壓為3.3-0.40.05=3.28V(仍假定各段導(dǎo)線電阻為0.05)，要比懸掛式總線高了許多。懸掛式電源總線和改進(jìn)型電源總線中元件1，5，9元件的電壓數(shù)據(jù)分別如表1和表2所示：節(jié)點(diǎn)元件電壓(V)13.1353.0593.01表1 分布式電源總線電壓節(jié)點(diǎn)元件電壓(V)13.353.2893.3表2 改進(jìn)型電源總線電壓 從表中可以看到由于采用了改進(jìn)的電源總線技術(shù)，元件1，5，9的電壓都得到了極大的提升。 同時(shí)對于各個(gè)元件產(chǎn)生的噪聲來說，由于干擾是高頻信號，因而每個(gè)回路可以看成一個(gè)單匝線圈。根據(jù)法拉第電磁感應(yīng)定律=d/dt，由于每個(gè)回路中的電流方向不一樣，因而產(chǎn)生的變化磁場(大小為穿過每個(gè)網(wǎng)孔的磁通)的方向也就不一致，因而感應(yīng)的電動勢的方向也就不一致，這樣就可以起到相互抵消的作用，減小了由于噪聲干擾產(chǎn)生的尖鋒電壓或電流，保護(hù)了元件的正常工作。同時(shí)由于電源總線網(wǎng)絡(luò)是雜亂無章的，因而每個(gè)元器件產(chǎn)生的噪聲通過電壓平均的耦合到其它各個(gè)元器件上去，最終減小了遠(yuǎn)端器件的壓降和近端器件的噪聲問題(相對電源而言)。改進(jìn)的電源網(wǎng)絡(luò)總線技術(shù)不僅對宏觀的PCB十分有效，對微觀的大規(guī)模集成電路中的電源的布線也具有一定的參考價(jià)值。3 濾波電容的選取與放置 雖然采用了改進(jìn)的電源總線技術(shù)后可以在很大程度上減小噪聲的問題，但它總是存在的，這就必然要求引入電容器進(jìn)行濾波。電容器的種類有很多，由于制造的材料和工藝的不同，各種電容器的濾波性能不盡相同。同時(shí)在高頻下，電容本身也會產(chǎn)生寄生的阻抗。如圖5，圖6所示。因而在高頻下，電容本身成了一個(gè)諧振電路fr=1/(2LC)。由于寄生阻抗的存在，當(dāng)電容器的工作頻率ffr時(shí)電容呈現(xiàn)感性，fuF的電解電容或膽電容)和一個(gè)小電容(典型為uF)并聯(lián)來進(jìn)行濾波，這樣可以極大的提高濾除的噪聲范圍，如圖8所示。對于器件濾波，隨著集成電路工藝的進(jìn)步，IC自己本身能較好的抑制低頻噪聲，而對高頻噪聲比較敏感，所以一般采用小電容(典型為pF)來進(jìn)行電源濾波。 圖5理想電容 圖6高頻下電容器實(shí)際電路 圖7 單個(gè)電容濾波 圖8 兩個(gè)電容并聯(lián)濾波4 數(shù)字地和模擬地 隨著Ic集成度的提高，現(xiàn)在的IC一般都有好幾對電源和地，其中就有模擬地和電源地。地線實(shí)際上也是一條信號線，但它的特殊性在于它是電路的公共端，通常是指零電位點(diǎn)。但由于使用的導(dǎo)線和敷銅連線在高頻下都有寄生的電感，電容的存在，將當(dāng)其用作地線時(shí)，導(dǎo)線本身的阻抗也會是電容產(chǎn)生公共耦合，從而使模擬地和數(shù)字地相互干擾。由于數(shù)字信號的0，1有一定的容差范圍，如0.7v以下為0，2.4V以上為1，所以數(shù)字信號上有幾百毫伏的噪聲一般是不會影響信號的正常判斷的。而模擬信號對噪聲十分敏感，如果一個(gè)幅度為2V的正弦信號上疊加了一個(gè)幾百毫伏的噪聲，再經(jīng)過多級放大器放大后，那么很有可能引起信號門限電平的誤判而使這個(gè)電路工作在錯(cuò)誤的狀態(tài)之下。所以從理論上來說要將數(shù)字地和模擬地分開，以降低電源對噪聲的耦合作用。在實(shí)際的設(shè)計(jì)中，通常把電源通過兩個(gè)uH的電感引出分別作為模擬電壓和數(shù)字電壓，同時(shí)在電源的地端用一個(gè)零歐姆的電阻分別引出作為模擬地和數(shù)字地。5結(jié)束語 在對高速PCB上的電源存在的兩個(gè)問題壓降和噪聲的產(chǎn)生原因進(jìn)行了分析，并就如何在高速PCB的實(shí)際設(shè)計(jì)中有效地解決這兩個(gè)問題提出了一些方法，在實(shí)際的設(shè)計(jì)工作中當(dāng)然還有其它的解決方法，不一一例舉?？傊?，在設(shè)計(jì)高速PCB板時(shí)，對電源布局布線的處理應(yīng)盡量遵循下面一些規(guī)則：1. 有條件的情況下，盡量采用單獨(dú)的電源層和地層進(jìn)行供電。采用電源網(wǎng)絡(luò)總線時(shí)，網(wǎng)孔越多越好，形成許多嵌套的網(wǎng)孔，同時(shí)總線要盡量的寬，以達(dá)到均衡電流，