【畢業(yè)學位論文】（Word原稿）基于FPGA的對數(shù)字頻率計的設計-電子信息科學與技術

計算機信息工程學院 本 科 畢 業(yè) 論 文 題目： 基 于 對 數(shù) 字 頻 率 計的 設 計 學 院： 計 算 機 信 息 與 工 程 學 院 專 業(yè)： 電 子 信 息 科 學 與 技 術 班 級： 2 0 0 6 級 電 子 班 姓 名： 學 號： 指導老師： 電子信息科學與技術 2006 級 基于 數(shù)字頻率計的設計 洪曉寧 摘要： 現(xiàn)場 可 編程門陣列的出現(xiàn)給現(xiàn)代電子設計帶來了極大的方便和靈活性 ， 使復雜的數(shù)字電子系統(tǒng)設計變?yōu)樾酒壴O計 ， 同時還 可 以很方便地對設計進行在線修改。本文以設計個 四 位顯示的 十 進制數(shù)字頻率計為例 ， 在片 片上實現(xiàn)多位數(shù)字頻率計的設計 ，來完成對 學習 。在設計中 ， 所有頻段均采用 直 接測頻法對信號頻率進行測量 ， 克服了逼近式換擋速度慢的缺點。 關鍵詞： 數(shù)字頻率計； 現(xiàn)玚 可編程門陣列（ 直接測量法 of he to of on an W a an on a of of is by of of m 計算機信息工程學院 目錄 前言 . 5 1、 系統(tǒng)總體設計 . 6 2：各個模塊的實現(xiàn) . 7 1000 進制計數(shù)器 . 7 50. 8 14 位鎖存器（ . 8 14 位計數(shù)器（ . 9 數(shù)碼管動態(tài)顯示（ . 10 3：各個模塊的的仿 真 . 11 1000 進制計數(shù)器 . 11 50. 11 14 位鎖存器（ . 12 14 位計數(shù)器（ . 13 統(tǒng)頂層仿真 . 14 總結 . 15 致謝 . 16 參考文獻 . 17 符錄 . 18 電子信息科學與技術 2006 級 前言 隨著電子技術和計算機應用技術的深入發(fā)展以及 計技術的不斷進步與完善，不僅給電子系統(tǒng)的設計和應用帶來了新的設計思路和發(fā)展機遇，也對傳統(tǒng)的電子設計手段提出了 嚴峻的挑戰(zhàn)。 傳統(tǒng)的電子系統(tǒng)設計，是以各種不同的 集成電路芯片為基礎，按照功能要求在印制電路板上將不同的芯片拼接、組合，構成實現(xiàn)某種功能的電子系統(tǒng)。這樣的設計方法不僅繁瑣，而且設計過程中的錯誤和不足之處不能及早的發(fā)現(xiàn)；進入調(diào)試階段后，一旦發(fā)妯錯誤或缺陷，也不能現(xiàn)場更正。這將使研發(fā)的時間變長，研發(fā)的成本加大。能夠克服上述缺點的是片上可編程系統(tǒng)（簡稱 微電子技術 、計算機應用技術的飛速發(fā)展，不僅使得電子系統(tǒng)的小型化、微型化進程加快，而且給電子系統(tǒng)設計帶來了前所未有的變革。大規(guī)模 片問世，為電子系 統(tǒng)設計提供了硬件基礎 礎，幾乎大多數(shù)電子系統(tǒng)都可以在一塊芯片上實現(xiàn)。 司的 件就是 計的最優(yōu)秀的軟件之一，使用它不僅可以靈活地設計電子系統(tǒng)，而且還可以對設計方案進行模擬 仿真，及早發(fā)現(xiàn)錯誤和缺陷。使用 好處不僅表現(xiàn)在設計的初級階段，即使在電子系統(tǒng)設計完成之后，甚至投入實際使用的過程中，還可以根據(jù)實際需要添加功能。 本次寫作是以設計頻率計為實例來學習 言和 件。 計算機信息工程學院 1、 系統(tǒng)總體設計 在 件中，可使用 多種編程語言。本文以 編程語言。 采用言設計一個復雜的電路系統(tǒng)，運用自頂向 下的 設計思想，將系統(tǒng)按功能逐層分割的層次化設計方法進行設計。在頂層對內(nèi)部各功能塊的連接關系和對外的接口關系進行了描述，而功能塊的邏輯功能和具體實現(xiàn)形式則 由下 一 層模塊來描述。根據(jù) 本 數(shù)字頻率計實現(xiàn)原理，運用自頂向 下 的設計思想 。系統(tǒng)總框圖如下： 10時鐘信號經(jīng)過分頻，產(chǎn)生 1信號，分別送到 1000 進制計數(shù)模塊和動態(tài)顯示模塊。經(jīng)過 1000 進模塊的信號生成 1信號，作為 14 位計數(shù)器的控制信號。進入動態(tài)顯示的 1號作為動態(tài)輸出的時序信號。 測試信號通過 14 位的計數(shù)器后，由控制信號將其轉換為輸出顯示的數(shù)據(jù)，再經(jīng)過 14位的鎖存器緩沖再送到動態(tài)顯示模塊中。通過動態(tài)顯示模塊最終生成顯示信號。 在這次論文中，將整個所要設計的頻率計做為頂層，下面有五個模塊： 1000進制計數(shù)器）、 50頻器）、 4 位鎖存器 )、 4 位計數(shù)器 )，動態(tài)數(shù)碼管顯示（ 每個模塊都是獨立的，都能單獨使用。每個模塊都是最小的子模塊，就直接用 言來描述。 設計的系統(tǒng)頂層電路如 圖所示： 50K 分頻器 1000 進制計數(shù)器 14 位計數(shù)器 14 位鎖存器 動態(tài)數(shù)碼管顯示 1試 信號 數(shù)據(jù) 顯示數(shù)據(jù) 10示 信號 電子信息科學與技術 2006 級 1：各個模塊的實現(xiàn) 各個模 的實現(xiàn)是獨立的，都 運 用 為編程語言 。 1000 進制計數(shù)器 作用：在此次設計中，這一模塊用來將輸入信號的頻率降低為原來的 1/1000，用作分頻器。由總框圖可知，當 50時鐘信號經(jīng)過分頻后，得到了 1時鐘信號，再經(jīng)過此模塊，就得到一個 1時鐘信號。 2成方式： 計中 定義 三 個端口（一個輸入端，一個輸出端 ， 有用到 ），一個計數(shù)變量。當輸入端的時鐘發(fā)生 上升沿跳變時，計數(shù)變量自加 1，當計數(shù)達到 計算機信息工程學院 1000（ 16 進制為 3時候，輸出端就產(chǎn)生一脈沖信號，作為下一模塊的輸入變量。 圖2代碼的生成圖。 50頻器 作用：由總框圖可以知，這一模塊的作用是將輸入的 50時鐘信號轉換為 11信號用于動態(tài)顯示模塊的位選 和段選。作為計數(shù)信號的時鐘信號。 2成方式： 用 程語言寫其代碼，則 設計中定義兩個端口（一個輸入端，一個輸出端），一個計數(shù)變量。當輸入端的時鐘發(fā)生上升沿跳變時，計數(shù)變量自加 1，當計數(shù)達到 50000（ 16 進制為 時候，輸出端就產(chǎn)生一脈沖信號，作為下一模塊的輸入變量。 14 位鎖存器（ 作用：在總框圖中， 14 位鎖存器用作顯示數(shù)據(jù)的輸出緩沖。當計數(shù)模塊 送出所計數(shù)得到的數(shù)值時，就會鎖存在鎖存器中。當時鐘信號到來時，就會將鎖存的數(shù)據(jù)送到動態(tài)顯示模塊中 顯示出來。所以 14 位的鎖存器是作為一個數(shù)據(jù)輸出的緩沖器。 生成方式： 使用 件中的鎖存模塊，如下圖所示： 電子信息科學與技術 2006 級 2時鐘信號到來時，輸入端就將數(shù)據(jù) D13.存并輸出為 Q13.直到下一個時鐘信號的到來，再重復上一過程。以 編寫代碼，應有一個 14 位的輸入端，一個時鐘信號輸入端和一個 14 位的輸出端；當時鐘信號 發(fā)生變化時，輸出端就將輸入端此時輸入的值。 14 位計數(shù)器（ 作用：這一模塊用來接收被測信號， 并轉換成被測信號的頻率。 如圖（ 6）所示，測試信號由模塊的 收 ；當 號為 0 時，計數(shù)完成，并將所得的數(shù)據(jù)保持 ，并送到下一個模塊； 號為 0，將所有計數(shù)清零，進入下一次計數(shù)。 生成方式： 使用 件來設計，其 模塊 圖如下： 2 寫代碼時，應有三個輸入端，一個 13 位的輸出端 和一個計數(shù)的變量。 當輸入端 生上升沿跳變時，計數(shù)變量自加 1，并將其轉換為相應的二進制數(shù)（將十進制的每一位用四位二進制數(shù)表示）；當 輸入信號為 0 時，就將計數(shù)變量的值輸出 ， 計算機信息工程學院 并將原有的計數(shù)清零。 數(shù)碼管動態(tài)顯示（ 作用 與生成方式 ：將緩沖器里的值 轉換為動態(tài)輸出的數(shù)據(jù)值。 模塊電路 如圖所示： 2用 言時， 號則作為時鐘信號，內(nèi)設一變量用來記數(shù) 脈沖數(shù)，作為時間 延遲； 24 位的輸入端口，用作輸入要顯示的數(shù)據(jù)，此次論文用了輸入端口中的低 13 位； 7 段數(shù)碼管的 7 位輸出端口，用作輸出顯示的數(shù)據(jù)； 6 位的位選輸出端，輸出電子信息科學與技術 2006 級 的 數(shù) 據(jù) 為 位 選 信 息 。 在 程 序 的 內(nèi) 部 設 有 十 個 變 量 ， 其 中 六 個 變 量（ 個變量四 位，用來接收 24 位的輸入變 量；四位變量 作段選；七位變 作數(shù)據(jù)輸出即 7 段數(shù)碼管的 7 位輸出端口的輸出數(shù)據(jù)；六位變量 作位選信號是，初始值為 1（ 二進制的 000001），每左移一次，選中高一位的數(shù)據(jù)顯示，當發(fā)生溢出時，對 次賦值 1（二進制的000001） ； 8 位變量 作延時信號。 3：各個模塊的 的仿真 各個模塊是獨立的，所以每個模塊可以單獨設計并驗證。 1000 進制計數(shù)器 仿真結果如圖所示： 3真時鐘的周期為 40到的輸出端 周期為 40為 1000 進制計數(shù)器的功能就是將輸入信號的頻率頻率降低為原來的 1/1000，即周期為原來的 1000 倍。所以這一模塊符合要求。 50頻器 仿真結果如圖所示： 計算機信息工程學院 3真時鐘周期為 40出端 出為 2因為這一模塊的功能是將輸入信號的頻率 降低為原來的 1/50000，即周期為原來的 50000 倍。所以這一模塊符合要求。 14 位鎖存器（ 仿真 結果 如圖所示： 電子信息科學與技術 2006 級 3輸入和輸出對比可知：輸出的數(shù)據(jù)都是以 輸入的數(shù) 據(jù)在時鐘跳變的時候的值。這一模塊的功能就是在發(fā)生時鐘跳變時將輸入端的數(shù)據(jù)送到輸出端，當時鐘沒發(fā)生變化時保持原來的值不變，用做鎖存器。所以這一模塊符合要求。 14 位計數(shù)器（ 如圖 3示，當時鐘信號每得到一個高電平時， Q13.會自加 1。但是，在得到的數(shù)據(jù)里，有的時候會出現(xiàn)毛刺；所以在輸出的時候就加上了一個 14 位的緩沖級（ 14位的鎖存器）。因為在設計時就已經(jīng)用 Q13.四位二進制數(shù)表示一 位十進制數(shù)，所以仿真的結果表明這一模塊符合要求。 計算機信息工程學院 3統(tǒng)頂 層仿真 仿真結果如圖所示： 31位選信號，由波形可知， 逐一顯示的。由于測試的時間不是很長，所以所測的值為零。開始輸出的信號為（ 0000000），即顯示為零。 電子信息科學與技術 2006 級 總結 經(jīng)過這段時間的學習和寫作， 論文基本完成。從最初的茫然，到慢慢 的進入狀態(tài)，再到對思路逐漸的清晰，整個寫作過程難以用語言來表達。 幾個月的忙碌，卻也沒做成什么；雖然能將電路用 譯成功 并在 但 用 偉福 用實驗開發(fā)系統(tǒng)試過，由于對 其的使用不是很 了解，最終無法驗證所畫電路是 否正確。 計算機信息工程學院 致謝 四年的讀書生活在這個夏天即將 劃 上一個句號 ，對于我的人生這只是一個逗號， 我將面對 人生的另 一次征程。 四年的學習生活在老師和同學的陪伴，父母親人 和朋友 的支持下走了下來，在論文 即將付梓之際，思緒萬千，心情久久不能平靜。 感謝培養(yǎng)教育我的 貴州民族學院。 誠摯的感謝我的論文指導老師 楊 老師。 他 在忙碌的教學工作中擠出時間來審查、修改我的論文。還有教過我的所有老師們，你們嚴謹細致、一絲不茍的作風一直是我工作、學習中的榜樣； 他們循循善誘的教導和不拘一格的思路給予我無盡的啟迪。感謝 四 年中陪伴在我身邊的同學、朋友，感謝他們?yōu)槲姨岢龅挠幸娴慕ㄗh和意見，有了他們的支持、鼓勵和幫助，我才能充實的度過了 四 年的學習生活 ， 同窗之間的友誼永遠長存 ！ 最后再一次感謝所有在畢業(yè)設計中曾經(jīng)幫助過我的良師益友和同學，以及在設計中被我引用或參考的論著的作者。 電子信息科學與技術 2006 級 參考文獻： 1夏宇聞 字系統(tǒng)設計 . 北京航空航天大學出版社 2王誠 吳繼華 范麗珍 薛寧 薛小剛 計 3王建校 危建國 計基礎與實踐 4楊守良 數(shù)字頻率計的設計和實現(xiàn) 5張兆莉 蔡永泉 王玨 數(shù)字頻率計的設計和實現(xiàn) 6 趙雅興 .