法國(guó)-研修計(jì)劃.docx

主要包括: 擬留學(xué)專業(yè)(研究課題)在國(guó)內(nèi)外研究情況及水平； 擬選擇的留學(xué)國(guó)別、留學(xué)單位及選擇原因(應(yīng)簡(jiǎn)單評(píng)述對(duì)方國(guó)家及留學(xué)單位在申請(qǐng)人所從事學(xué)科、專業(yè)領(lǐng)域的水平、優(yōu)勢(shì)，申請(qǐng)人及所在單位與對(duì)方有無(wú)合作基礎(chǔ)及業(yè)務(wù)聯(lián)系)； 達(dá)到本次出國(guó)學(xué)習(xí)預(yù)期目標(biāo)的可行性,結(jié)合本人目前從事的工作及掌握的專業(yè)技術(shù)知識(shí)說(shuō)明； 出國(guó)學(xué)習(xí)目的、預(yù)期目標(biāo)、計(jì)劃、實(shí)施方法及所需時(shí)間； 學(xué)成回國(guó)后的工作/學(xué)習(xí)計(jì)劃及工作單位可提供的科研條件。1.國(guó)內(nèi)外現(xiàn)狀目前國(guó)外高性能微處理器的研制有兩個(gè)明顯的趨勢(shì)。一是研制高性能處理器的公司在市場(chǎng)的洗牌中越來(lái)越集中到少數(shù)幾家；二是單處理器性能的繼續(xù)提高在主頻、結(jié)構(gòu)、功耗等方面都碰到了明顯的障礙，因此各微處理器公司都紛紛推出多核結(jié)構(gòu)的微處理器。 在九十年代末生產(chǎn)主流通用處理器的廠家很多，如Intel、AMD、IBM、HP、SUN、DEC、SGI等公司，形成了在通用處理器市場(chǎng)群雄逐鹿的局面。然而，經(jīng)過(guò)近十年的市場(chǎng)洗牌，很多公司由于市場(chǎng)原因退出了通用處理器領(lǐng)域。目前，DEC、HP、SGI已經(jīng)逐漸退出了處理器設(shè)計(jì)的角逐。最早退出通用處理器市場(chǎng)的是DEC 的Alpha處理器。Alpha處理器無(wú)論從結(jié)構(gòu)設(shè)計(jì)還是物理設(shè)計(jì)的角度都堪稱技術(shù)的經(jīng)典，甚至被很多教科書所采用，尤其是Alpha 21264采用0.35um的工藝實(shí)現(xiàn)四發(fā)射亂序執(zhí)行的結(jié)構(gòu)達(dá)到了600MHz的目標(biāo)，現(xiàn)在也很難找到另外一支隊(duì)伍能做出來(lái)。但在處理器市場(chǎng)中一個(gè)經(jīng)驗(yàn)的規(guī)律是：技術(shù)越先進(jìn)的公司，越?jīng)]有市場(chǎng)。在DEC公司實(shí)現(xiàn)把同時(shí)多線程結(jié)構(gòu)做到極致的Alpha 21464過(guò)程中，DEC公司就在1998被Compaq收購(gòu)了。具有諷刺意義的是，Alpha處理器的最早收購(gòu)者，Compaq公司卻比它更早消失?；萜展驹诮?jīng)過(guò)一筆富有爭(zhēng)議的交易中合并了Compaq公司（這次的交易甚至導(dǎo)致了惠普管理層與包括惠普家族在內(nèi)的部分股東的長(zhǎng)時(shí)間的劇烈沖突）卻馬上面對(duì)一個(gè)個(gè)棘手的問(wèn)題，即在擴(kuò)展基于新的64位構(gòu)架（IA64）系統(tǒng)生產(chǎn)線的同時(shí)，是否還要生產(chǎn)正在走下坡路的另外兩個(gè)系列的產(chǎn)品（PA-RISC和Alpha）。目前，HP公司已經(jīng)宣布原Compaq的所有Alpha處理器開發(fā)和服務(wù)都將逐步中止（至2010年），而原先EV8的開發(fā)小組已經(jīng)完整地被Intel招募了并且馬上就投入了IA64架構(gòu)的研發(fā)工作中，Alpha退出歷史舞臺(tái)已經(jīng)是不爭(zhēng)的事實(shí)。HP公司自己開發(fā)的PA8000系列處理器在2004年1月發(fā)布雙核的PA8800芯片后也很久沒(méi)有看到新產(chǎn)品推出10。生產(chǎn)MIPS系列高性能處理器的SGI公司以2002年宣布停止MIPS 18000的研發(fā)為標(biāo)志，也退出了處理器研發(fā)的歷史舞臺(tái)。由于連續(xù)十幾年的虧損，SGI公司已經(jīng)難以為繼。在剩下的幾個(gè)微處理器生產(chǎn)廠商IBM、Intel、AMD和SUN中，前三者目前還看不到停止研發(fā)處理器的跡象，但I(xiàn)BM已經(jīng)宣布不再對(duì)外銷售Power系列處理器。SUN公司是否繼續(xù)研發(fā)處理器則很大程度上取決于其雄心勃勃的Ultra SPARC V能否取得成功。下面對(duì)上述幾個(gè)公司在多核處理器的研發(fā)方面的情況做簡(jiǎn)單介紹。（1）IBM是最先推出多核微處理器的廠商，在高度自動(dòng)化的MPU開發(fā)工藝上采用0.13微米工藝實(shí)現(xiàn)的Power4+已成為多核微處理器的代表性產(chǎn)品。IBM在藍(lán)色基因巨型機(jī)中使用自己的雙核芯片，奠定了其在多核微處理器研制方面的領(lǐng)先地位。2001年發(fā)布的Power4片內(nèi)集成兩個(gè)Power3處理器核，每個(gè)核為8路超標(biāo)量處理器，亂序執(zhí)行，一級(jí)Cache私有，分別含有32KB的數(shù)據(jù)Cache和64KB的指令Cache，共享片內(nèi)1.5MB的二級(jí)Cache。Power4采用180nm制造工藝銅互連，7層金屬布線，大約集成了1.74億個(gè)晶體管13。2004年IBM又發(fā)布了Power5，Power5是雙核同時(shí)多線程微處理器，集成兩個(gè)處理器核，每個(gè)核為同時(shí)多線程（Simultaneous Multi-Threading, 簡(jiǎn)稱SMT）處理器，能夠同時(shí)執(zhí)行2個(gè)線程。Power5由Power4擴(kuò)展而來(lái)，改造為SMT僅增加了24的芯片面積。Power5片內(nèi)集成了1.92MB的二級(jí)Cache，此外還集成了三級(jí)Cache的目錄以及存儲(chǔ)控制器。Power5采用130nm制造工藝，集成了大約2.76億個(gè)晶體管，工作頻率在1.90GHz左右14。Power4/Power5主要用于高性能服務(wù)器和適度規(guī)模并行計(jì)算機(jī)系統(tǒng)。2006年發(fā)布的Power6采用IBM的65nm SOI工藝，10層金屬層，目標(biāo)是5G Hz。相對(duì)于90 nm的工藝，在同樣功耗的情況下，性能提高了30%，主要原因是采用DSL（dual-stress line）技術(shù)，該技術(shù)通過(guò)在CMOS channel加上不同的應(yīng)力來(lái)達(dá)到提高電子或電洞遷移率。Power6中主要通過(guò)電路設(shè)計(jì)提高主頻，其處理器核的頻率達(dá)到5GHz。Power6是兩路的多核處理器（Chip Multi-Processor，簡(jiǎn)稱CMP）設(shè)計(jì)，集成了兩個(gè)同時(shí)多線程的處理器核，每個(gè)核含有私有的L2 cache。4個(gè)Power6可以封裝在一個(gè)多芯片模組中（MCM），包括32MB的L3 victim cache。（2）Intel在過(guò)去一直不斷對(duì)外表示，要推出超過(guò)十億晶體管的處理器以捍衛(wèi)摩爾定律，而Montecito就是Intel帶給全世界的答案：17.2億晶體管18。在晶體管數(shù)目的競(jìng)賽中，Intel憑借Montecito取得遙遙領(lǐng)先的地位。Montecito是一款雙核多線程處理器，同時(shí)開發(fā)指令集并行性和線程級(jí)并行性，每個(gè)處理器核在Itanium2的基礎(chǔ)上增加了2路阻塞多線程機(jī)制。Montecito采用90nm的制造工藝，片內(nèi)集成17.2億晶體管，每個(gè)處理器核分別含有16KB 一級(jí)指令Cache、16KB一級(jí)數(shù)據(jù)Cache、1MB二級(jí)指令Cache、256KB二級(jí)數(shù)據(jù)Cache以及12MB 三級(jí)Cache，最大功耗大約為100W，但CPU會(huì)根據(jù)當(dāng)時(shí)的情況自動(dòng)超頻或降頻運(yùn)行，最低功耗可減少到70W。Montecito被Microprocessor Report評(píng)為2004最佳的服務(wù)器處理器，于2005年下半年發(fā)布。Intel在自己微處理器的發(fā)展藍(lán)圖中指出，今后各個(gè)領(lǐng)域的CPU都將采用多核結(jié)構(gòu)。Intel基于P4系列的雙核處理器為SmithField，采用90nm工藝，將兩個(gè)P4的處理器直接封裝在芯片上采用共享前端總線的結(jié)構(gòu)，Yonah的處理器為共享L2 caches和系統(tǒng)接口，可以部分消除之前的前端總線競(jìng)爭(zhēng)沖突問(wèn)題。2006年Intel推出了基于Core構(gòu)架的處理器Conroe（酷睿2），處理器核基于Pentium M，最重要的一點(diǎn)是增加了流水線的寬度，由處理3條x86指令到能處理4條x86指令，增強(qiáng)了SSE功能，由64位通路增加到128位的通路，以及能執(zhí)行128位的讀指令（load），在cache共享上，能動(dòng)態(tài)調(diào)節(jié)cache的分配，最優(yōu)化cache的性能。Intel的數(shù)據(jù)表明Conroe比上一代處理器在性能上提高了40%，而功耗降低了40%。（3）AMD和Intel一直是全球處理器市場(chǎng)上的兩大宿敵。面對(duì)處理器高功耗的制約，Intel和AMD不約而同地將目光轉(zhuǎn)向了多核處理器。AMD發(fā)展64位多核CPU的步伐走在了Intel前面，2004年8月演示了雙核Opteron，其產(chǎn)品供貨于2005年中期開始。雙核Opteron片內(nèi)集成2個(gè)x86-64核，每個(gè)處理器核有獨(dú)立的L2 cache，通過(guò)crossbar互聯(lián)處理器核和系統(tǒng)請(qǐng)求接口，片內(nèi)集成的內(nèi)存控制器，此外還集成互連和I/O控制器，包含3個(gè)HyperTransport 接口，能夠方便地實(shí)現(xiàn)多處理器互連和I/O通信。雙核Opteron采用90nm制造工藝，晶體管數(shù)量在2億個(gè)以上，功耗小于95W，大大提高了微處理器的實(shí)際效能，相對(duì)于Intel早期推出的雙核處理器，AMD有極大的性能和功耗有效性優(yōu)勢(shì)17，21。（4）SUN和IBM一直在高端服務(wù)器市場(chǎng)競(jìng)爭(zhēng)激烈。2001年，IBM率先發(fā)布了它的雙核處理器POWER4 ，而SUN公司直到2004年上半年才發(fā)布了它的第一款雙核微處理器UltraSPARC IV，并在下半年推出了UltraSPARC IV+。UltraSPARC IV采用CMT（chip multithreading）技術(shù)，片上集成了兩個(gè)UltraSPARC III的內(nèi)核、二級(jí)Cache的tag體和MCU，外部緩存16MB，每個(gè)內(nèi)核獨(dú)享8MB。UltraSPARC IV由德州儀器生產(chǎn)，采用0.13微米工藝，主頻1.2GHz，功耗100W，和UltraSPARC III管腳兼容，實(shí)現(xiàn)系統(tǒng)的平滑升級(jí)。UltraSPARC IV+是UltraSPARC IV的0.09微米工藝的升級(jí)版本，而且增加了片上高速緩存的容量，主頻1.8GHz。根據(jù)Sun公司內(nèi)部人士透露，Sun公司即將推出片內(nèi)8個(gè)處理器核，每個(gè)處理器核4線程的UntraSPARC V15。2004年Sun公司公布了Niagara，也稱為UltraSPARC T1，包括8個(gè)處理器核，每個(gè)核支持4個(gè)線程，共支持32個(gè)線程16。2006年8月，Sun公司推出了Niagara-2，包括8個(gè)Sparc的處理器核，每個(gè)核支持8個(gè)線程，共享4MB的L2 cache，分為8個(gè)bank，16路組相聯(lián)，使用Crossbar把處理器核和L2 cache互聯(lián)，含有4個(gè)雙通道的FBDIMM（fully buffered DIMM）內(nèi)存控制器，含有兩個(gè)網(wǎng)絡(luò)端口，1個(gè)PCI-E x8的端口，其信號(hào)管腳為711個(gè)，管腳的總數(shù)為1831。與國(guó)外微處理器設(shè)計(jì)廠家不斷合并相對(duì)應(yīng)的是國(guó)內(nèi)微處理器設(shè)計(jì)能力在“十五”期間的快速增長(zhǎng)。在過(guò)去的五年中，國(guó)內(nèi)微處理器設(shè)計(jì)主要包括以下特點(diǎn)：（1）在通用處理器和嵌入式處理器的研發(fā)方面都蓬勃展開；（2）產(chǎn)業(yè)化剛開始起步，還需要較長(zhǎng)時(shí)間形成規(guī)模產(chǎn)業(yè)化；（3）主要集中在單處理器核的設(shè)計(jì)方面，部分研究單位在單處理器的研發(fā)方面已經(jīng)達(dá)到很高的水平，可望在“十一五”期間展開多核處理器的研發(fā)。在國(guó)家863計(jì)劃和中國(guó)科學(xué)院知識(shí)創(chuàng)新工程資助下，中科院計(jì)算所從事龍芯系列高性能通用處理器的研制，先后完成32位的龍芯1號(hào)、64位的龍芯2號(hào)和龍芯2號(hào)增強(qiáng)型處理器（簡(jiǎn)稱龍芯2E）的研制。龍芯2E兼容MIPS III指令系統(tǒng),采用四發(fā)射的動(dòng)態(tài)超標(biāo)量超流水線結(jié)構(gòu),實(shí)現(xiàn)了先進(jìn)的轉(zhuǎn)移猜測(cè)、寄存器重命名、動(dòng)態(tài)調(diào)度等亂序執(zhí)行技術(shù)，以及非阻塞的Cache訪問(wèn)、取數(shù)猜測(cè)（Load Speculation）、存數(shù)合并緩存（Store Fill Buffer）等動(dòng)態(tài)存儲(chǔ)訪問(wèn)機(jī)制。龍芯2E的浮點(diǎn)部件能夠支持SIMD結(jié)構(gòu)的媒體運(yùn)算以及雙單精度（Paired-Single）的浮點(diǎn)運(yùn)算。龍芯2E片內(nèi)含64KB一級(jí)指令高速緩存、64KB一級(jí)數(shù)據(jù)高速緩存、以及512KB二級(jí)高速緩存，片內(nèi)集成了DDR內(nèi)存控制器。龍芯2E采用意法半導(dǎo)體(ST)90nm工藝設(shè)計(jì)，主頻達(dá)到1GHz，具有低功耗（58瓦 ）、高安全性特點(diǎn)，SPEC CPU2000的定點(diǎn)/浮點(diǎn)實(shí)測(cè)分值均達(dá)到500分，性能與中檔的Intel P4處理器相當(dāng)?；邶埿?E的Linux-PC系統(tǒng)可以滿足絕大多數(shù)的桌面應(yīng)用，包括運(yùn)行瀏覽器、辦公套件、播放多媒體視頻等。龍芯2E于2006年9月通過(guò)中科院組織的鑒定，鑒定專家組一致認(rèn)為：“龍芯2E高性能通用CPU芯片在單處理器設(shè)計(jì)方面已達(dá)到國(guó)際先進(jìn)水平，居國(guó)內(nèi)通用CPU研制領(lǐng)先水平”?；邶埿?E的低成本龍夢(mèng)電腦、龍芯筆記本等樣機(jī)已經(jīng)研制出來(lái)，正進(jìn)入試點(diǎn)階段，產(chǎn)業(yè)化前景良好1，2。目前，計(jì)算所正進(jìn)行龍芯3號(hào)多核處理器的研制。龍芯3號(hào)將采用可擴(kuò)展設(shè)計(jì)，處理器核數(shù)目很容易從幾個(gè)擴(kuò)展到幾十個(gè)；將采用超級(jí)虛擬機(jī)技術(shù)，使得多種指令集（包括MIPS、Sun Sparc、X86）應(yīng)用能夠同時(shí)運(yùn)行。此外，對(duì)于傳統(tǒng)的如何利用多處理器核加速單線程問(wèn)題，龍芯3號(hào)也將會(huì)采用軟硬件結(jié)合的并行虛擬機(jī)方式加以解決。根據(jù)龍芯發(fā)展路線圖，龍芯3號(hào)的第一個(gè)原型芯片將于2007年底推出。2003年，國(guó)防科技大學(xué)承擔(dān)了863計(jì)劃高性能通用CPU芯片重大研究課題（YHFT64-I），2005年國(guó)防科大又承擔(dān)了該項(xiàng)目的滾動(dòng)支持項(xiàng)目。YHFT64-I采用目前EPIC技術(shù)，利用軟硬件方法實(shí)現(xiàn)Intel 指令集兼容，能夠并發(fā)執(zhí)行8條指令。芯片設(shè)計(jì)采用了大量先進(jìn)的微體系結(jié)構(gòu)技術(shù)，如：多級(jí)分支預(yù)測(cè)技術(shù)、寄存器堆棧技術(shù)、控制前瞻/數(shù)據(jù)前瞻、謂詞執(zhí)行技術(shù)以及低功耗技術(shù)等，能夠有效開發(fā)指令集并行性，極大提高處理器性能。YHFT64-1支持通用操作系統(tǒng)，支持多處理器結(jié)構(gòu)，支持?jǐn)?shù)據(jù)庫(kù)、WEB等服務(wù)器應(yīng)用。該芯片所有設(shè)計(jì)已經(jīng)完成，采用Chartered 0.13m Nominal 1P8M工藝，核心邏輯規(guī)模5800萬(wàn)晶體管，采用HPBGA封裝，功耗12瓦，面積10X10mm2，引腿696個(gè)，工作頻率300MHz，在2005年上半年完成投片。此外，中芯微電子和北京大學(xué)、清華大學(xué)、同濟(jì)大學(xué)等單位也已研制成功嵌入式CPU以及有關(guān)的SOC。3 高性能微處理器發(fā)展前沿3.1 研究中的幾種新型體系結(jié)構(gòu)的處理芯片下面簡(jiǎn)單介紹國(guó)外研究中的幾種新型體系結(jié)構(gòu)的處理芯片。(1) IBM開發(fā)中的千萬(wàn)億次（PetaFLOPS）計(jì)算機(jī)藍(lán)色基因（Blue Gene）中的核心處理芯片是探索新型高性能CPU體系結(jié)構(gòu)的重要一步。該芯片中含32個(gè)簡(jiǎn)單的PowerPC處理器及內(nèi)嵌的DRAM，峰值性能可達(dá)到32GFLOPS。將DRAM集成在片內(nèi)，使處理器到存儲(chǔ)器的訪問(wèn)延遲大為縮短，訪問(wèn)帶寬大大提高，也很大程度上減少了能量的消耗。為了通過(guò)精簡(jiǎn)設(shè)計(jì)提高運(yùn)算速度和極大地降低功耗，每個(gè)處理器能執(zhí)行的指令的數(shù)量都大大地減少了，但每個(gè)處理器仍可支持8個(gè)同時(shí)執(zhí)行的線程以提高處理器利用率。片上還集成了6個(gè)2GB/s帶寬的通道以實(shí)現(xiàn)與系統(tǒng)中其它同類芯片的通信。另外，考慮到構(gòu)建超大規(guī)模計(jì)算系統(tǒng)時(shí)不可避免地會(huì)碰到因某個(gè)（些）結(jié)點(diǎn)失效而影響整體系統(tǒng)可用性的情況，它嘗試采用自穩(wěn)定和自修復(fù)的技術(shù)，即自動(dòng)地從個(gè)別處理器或線程的失效中恢復(fù)過(guò)來(lái)。為此，在硬件上，處理器和通信鏈路上都采用了大量的冗余設(shè)計(jì)，在軟件上，也需要特別增加分布式控制和恢復(fù)的機(jī)制。(2) MIT研究的可重構(gòu)RAW處理芯片采用了另一種思路27。RAW在單個(gè)芯片上將幾百個(gè)非常簡(jiǎn)單的處理單元，用可重構(gòu)邏輯連接起來(lái)，實(shí)現(xiàn)高度并行的體系結(jié)構(gòu)。RAW允許編譯器（或其它相當(dāng)?shù)能浖ぞ撸┲匦聵?gòu)建硬件體系結(jié)構(gòu)的低層細(xì)節(jié)，對(duì)每個(gè)要加速的應(yīng)用實(shí)現(xiàn)最佳的資源分配。這種結(jié)構(gòu)設(shè)計(jì)簡(jiǎn)單，單元內(nèi)部和單元之間的互連線短，能充分地支持流水線并行性，特別適于未來(lái)線寬變窄的半導(dǎo)體制造工藝。RAW的研究者認(rèn)為，開始時(shí)，RAW體系結(jié)構(gòu)還只適于流式的信號(hào)處理計(jì)算，但RAW方法未來(lái)將發(fā)展成為普適的解決方案。圖1給出了RAW中一個(gè)處理器的框圖。其中下半部分就是一個(gè)普通的RISC流水線處理器（其復(fù)雜度跟龍芯1號(hào)差不多）。其特殊之處在于在執(zhí)行部件前的旁路部分，除了常規(guī)從寄存器中取出的操作數(shù)和從功能部件剛算出的操作數(shù)外，還有通過(guò)通信網(wǎng)絡(luò)從別的處理器那里送過(guò)來(lái)的操作數(shù)。在靈活的互連網(wǎng)絡(luò)的配合下，這個(gè)機(jī)制巧妙地把多個(gè)處理器的功能部件耦合在一起，構(gòu)成功能復(fù)雜、動(dòng)態(tài)重構(gòu)的并行處理系統(tǒng)。(3) 在2005年國(guó)際固態(tài)電路會(huì)議（ISSCC）上，IBM、Sony和Toshiba首次公開介紹了設(shè)計(jì)中的Cell高性能處理芯片30。這三個(gè)企業(yè)聯(lián)合設(shè)計(jì)Cell芯片的工作始于2001年3月。Cell的一個(gè)主要用途是Sony的第三代Playstation游戲機(jī)PS3，但I(xiàn)BM同時(shí)也宣稱，Cell將是片上超級(jí)計(jì)算機(jī)（supercomputer-on-a- chip）。從ISSCC2005上披露的第一款Cell芯片的情況來(lái)看，它確實(shí)能同時(shí)滿足前述兩個(gè)方面的應(yīng)用要求。Cell處理芯片可在4GHz頻率下工作，其宣稱的峰值浮點(diǎn)運(yùn)算速度為256GFLOPS，可惜這只是單精度且不符合IEEE 754標(biāo)準(zhǔn)的浮點(diǎn)運(yùn)算（如果針對(duì)游戲應(yīng)用，這是合適的，因?yàn)樗俣缺染雀匾?。Cell同時(shí)也支持完全符合IEEE 754標(biāo)準(zhǔn)的雙精度浮點(diǎn)運(yùn)算，但速度約是單精度的十分之一，估計(jì)為25-30GFLOPS。即使這個(gè)速度，也達(dá)到了當(dāng)前主流高性能微處理芯片的5-10倍。因此，基于Cell處理芯片，在一個(gè)機(jī)柜里就可以實(shí)現(xiàn)足以躋身TOP500排行榜前列的超級(jí)計(jì)算機(jī)。Cell采用了與主流高性能處理芯片全然不同的片內(nèi)分布式體系結(jié)構(gòu)（圖2）?？傮w上看，它由一個(gè)相對(duì)比較簡(jiǎn)單的支持同時(shí)雙線程并行的雙發(fā)射64位PowerPC內(nèi)核（稱為PPE）和8個(gè)SIMD型向量協(xié)處理器（稱為SPE）構(gòu)成。片內(nèi)有一個(gè)高帶寬的環(huán)狀高速總線（EIB）把PPE、SPE及RAMBUS內(nèi)存接口控制器（MIC）、FlexI/O外部總線接口控制器（BIC）連接起來(lái)。PPE主要負(fù)責(zé)控制并執(zhí)行操作系統(tǒng)，SPE完成主要的計(jì)算任務(wù)。SPE的SIMD執(zhí)行部件是128位寬的，從而可在一個(gè)時(shí)鐘周期里完成4個(gè)32位的定點(diǎn)或浮點(diǎn)乘加運(yùn)算。SPE里內(nèi)置了256KB的SRAM作為局部存儲(chǔ)器（它的編址獨(dú)立于片外的DRAM）。不采用自動(dòng)調(diào)配數(shù)據(jù)的cache機(jī)制，使SPE更像一個(gè)向量處理器，從而也更多地依賴程序員或編譯器的作用來(lái)發(fā)揮性能。同樣，SPE里沒(méi)有動(dòng)態(tài)分支預(yù)測(cè)機(jī)制。所以，SPE配備了較大的寄存器堆（128個(gè)128位的寄存器）來(lái)盡量減少對(duì)存儲(chǔ)器的訪問(wèn)，并盡可能地展開循環(huán)、減少分支。Cell雖然實(shí)現(xiàn)了很高的性能，但也存在一些問(wèn)題。例如，如果要往游戲或多媒體以外的應(yīng)用發(fā)展，編程模型和軟件開發(fā)問(wèn)題還沒(méi)有很好解決。又如，前面提到的芯片設(shè)計(jì)的復(fù)雜度和功耗問(wèn)題也沒(méi)有很好地解決。Cell的第一款芯片用 90納米SOI工藝全定制實(shí)現(xiàn)，8層銅連線，芯片面積為221mm2，含2.34億晶體管。這個(gè)復(fù)雜度已經(jīng)超過(guò)了Intel的安騰二代，如果想用在家用游戲機(jī)里，成本是個(gè)大問(wèn)題（據(jù)說(shuō)Sony計(jì)劃在PS3里采用只包括4個(gè)SPE的Cell版本）。Cell芯片采用42.5mm42.5mm尺寸的BGA封裝，共1236個(gè)接觸點(diǎn)，其中506個(gè)是信號(hào)。據(jù)估計(jì)在1.1V供電4GHz運(yùn)行時(shí)，芯片功耗約50-80瓦（據(jù)說(shuō)1.4V供電時(shí)可運(yùn)行到5.6GHz，功耗180瓦）。(4) IBM和德克薩斯州立大學(xué)聯(lián)合開發(fā)中的TRIPS（Tera-Op Reliable Intelligently adaptive processing System）芯片是設(shè)計(jì)具有每秒萬(wàn)億次運(yùn)算能力芯片的第一個(gè)嘗試28，29。TRIPS結(jié)構(gòu)采用粗粒度的處理器內(nèi)核，以便在有較高指令級(jí)并行性的單線程應(yīng)用上實(shí)現(xiàn)更高的性能；并在同一芯片上重復(fù)設(shè)置許多這樣的內(nèi)核，便于擴(kuò)充。片上還集成了存儲(chǔ)部件和通信部件，并允許軟件調(diào)度程序?qū)λ鼈冹`活配置，以獲得最佳性能。圖3給出了TRIPS結(jié)構(gòu)的一個(gè)大略框圖。左邊是其總體框圖，包括八個(gè)網(wǎng)格處理器（黑色大方塊）、若干可配置的存儲(chǔ)體（灰色小方塊）和一些連接片外存儲(chǔ)器（DRAM陣列）的接口通道（黑點(diǎn)）。右邊是網(wǎng)格處理器的具體結(jié)構(gòu)，其中圓點(diǎn)是處理單元，外圍的一圈長(zhǎng)方塊里有共享的寄存器堆、高速緩存、分支預(yù)測(cè)器等。圖3 TRIPS處理器結(jié)構(gòu)圖TRIPS的目標(biāo)是在35納米的工藝條件下，達(dá)到5TFLOPS的峰值浮點(diǎn)運(yùn)算性能。TRIPS同時(shí)還兼顧桌面應(yīng)用和服務(wù)器應(yīng)用，希望到2010年，能把桌面PC、高性能計(jì)算、數(shù)字信號(hào)處理、服務(wù)器應(yīng)用等都統(tǒng)一到同一類型的CPU芯片上。(5) AMD正在逐步公布其技術(shù)路線圖，尤其是四核處理器的計(jì)算技術(shù)。該四核處理器采用65納米技術(shù)，其具有2MB三級(jí)緩存、512KB二級(jí)緩存和64KB一級(jí)緩存。該設(shè)計(jì)的四個(gè)核共享硅底板和隔熱層，與現(xiàn)有的Socket F（1207）兼容。 這樣，用戶就能輕松實(shí)現(xiàn)性能升級(jí)，而無(wú)須擔(dān)心圖像管理問(wèn)題。該技術(shù)突出之處在于65納米SOI處理技術(shù)、經(jīng)過(guò)改進(jìn)的Power Now!性能、集成的存儲(chǔ)器控制器和直接互連架構(gòu)。AMD四核處理器技術(shù)還將包括：改進(jìn)的分支預(yù)測(cè)、亂序Load執(zhí)行、雙128位SSE數(shù)據(jù)流、位級(jí)控制擴(kuò)展和SSE擴(kuò)展。另外，還包括8GB/秒的HyperTransport連接、改進(jìn)的Crossbar、DDR2支持技術(shù)。(6) Intel開發(fā)萬(wàn)億級(jí)研究芯片。2006年9月26日，在Intel開發(fā)者論壇中，Intel公司的首席技術(shù)官Justin Rattner首次介紹了Intel的“萬(wàn)億級(jí)”研究原型芯片及其三個(gè)主要的技術(shù)突破。“萬(wàn)億級(jí)”研究原型芯片是世界上第一個(gè)達(dá)到每秒1萬(wàn)億次浮點(diǎn)運(yùn)算（one trillion floating-point operations-per-second，TeraFLOP）的處理器，包括80個(gè)處理器核，頻率為3.1 GHz。該研究原型芯片綜合了Intel公司近來(lái)在硅光子學(xué)方面的技術(shù)突破，達(dá)到了萬(wàn)億次級(jí)計(jì)算操作的三個(gè)主要要求：即TeraOPS的性能、每秒萬(wàn)億字節(jié)的訪存帶寬以及每秒萬(wàn)億比特的I/O速度。盡管這些技術(shù)的商業(yè)應(yīng)用可能在未來(lái)數(shù)年才能實(shí)現(xiàn)，不過(guò)這畢竟是在計(jì)算機(jī)和服務(wù)器中進(jìn)行萬(wàn)億次級(jí)操作方面跨出的激動(dòng)人心的第一步。第一個(gè)創(chuàng)新點(diǎn)是：與其他現(xiàn)有芯片的晶體管排列方式不同，“萬(wàn)億級(jí)”芯片包括了80個(gè)瓦片（tile），排成810的行列結(jié)構(gòu)。每一個(gè)瓦片都包括一個(gè)帶簡(jiǎn)單指令設(shè)置的小型核心，用于處理浮點(diǎn)數(shù)據(jù)，但是與Intel的結(jié)構(gòu)不兼容。第二個(gè)創(chuàng)新點(diǎn)是:有一個(gè)20兆字節(jié)的SRAM內(nèi)存芯片，其被重疊綁定在處理器模上。與處理器模的疊放使數(shù)百個(gè)芯片互連成為可能，并且可在內(nèi)存和核心之間提供超過(guò)每秒萬(wàn)億字節(jié)的帶寬。第三個(gè)創(chuàng)新點(diǎn)是采用混合硅激光芯片，該技術(shù)可以形成每秒萬(wàn)億比特的2. 擬選擇的留學(xué)國(guó)別、留學(xué)單位及選擇原因(應(yīng)簡(jiǎn)單評(píng)述對(duì)方國(guó)家及留學(xué)單位在申請(qǐng)人所從事學(xué)科、專業(yè)領(lǐng)域的水平、優(yōu)勢(shì)，申請(qǐng)人及所在單位與對(duì)方有無(wú)合作基礎(chǔ)及業(yè)務(wù)聯(lián)系)；本人擬到法國(guó)的國(guó)家信息與自動(dòng)化研究所INRIA留學(xué)。選擇原因如下：1） INRIA”是法國(guó)國(guó)家信息與自動(dòng)化研究所（或稱法國(guó)國(guó)立計(jì)算機(jī)及自動(dòng)化研究院）的簡(jiǎn)稱，法文為 Institut national de recherche en informatique et en automatique (簡(jiǎn)稱INRIA)，其重點(diǎn)研究領(lǐng)域?yàn)橛?jì)算機(jī)科學(xué)，控制理論及應(yīng)用數(shù)學(xué)。該研究院于1967年在巴黎附近的羅克庫(kù)爾創(chuàng)立，為法國(guó)國(guó)家科研機(jī)構(gòu)，直屬于法國(guó)研究部和法國(guó)經(jīng)濟(jì)財(cái)政工業(yè)部。INRIA 是世界著名的科研機(jī)構(gòu)，其計(jì)算機(jī)學(xué)科在世界科研機(jī)構(gòu)學(xué)科競(jìng)爭(zhēng)力排行榜中排名全球第七。2） 在計(jì)算機(jī)體系結(jié)構(gòu)研究方面，INRIA在法國(guó)巴黎和雷恩的研究所分別有兩個(gè)研究小組在微處理器體系結(jié)構(gòu)方面進(jìn)行著相關(guān)研究，其成果在歐洲和世界上處于領(lǐng)先地位。尤其是雷恩研究所的Andre Seznec和巴黎研究所的Olivi