第六章-計數(shù)器2、任意進制計數(shù)器的構成1...ppt

數(shù)字電子技術基礎,閻石主編（第五版）,信息科學與工程學院基礎部,1,一同步二進制計數(shù)器（P278）,1同步二進制加法計數(shù)器,6.3.2計數(shù)器,示例芯片,*中規(guī)模集成的4位同步二進制計數(shù)器74161(74LS161):,2、4位同步二進制減法計數(shù)器（P284）,3、4位同步二進制可逆計數(shù)器,示例芯片,a.單時鐘方式74LS191,b.雙時鐘方式74LS193,2,二、同步十進制計數(shù)器（P287）,1、同步十進制加法計數(shù)器,示例芯片,*中規(guī)模集成的4位同步二進制計數(shù)器74160(74LS160):,2、同步十進制減法計數(shù)器（P292）,3、十進制可逆計數(shù)器74LS190：,3,*中規(guī)模集成的4位同步二進制計數(shù)器74161(74LS161):,其邏輯圖形符號及功能表如圖所示。,6.3.2計數(shù)器,注：74161和74LS161只是內(nèi)部電路結構有些區(qū)別。74LS163也是4位二進制加法計數(shù)器，但清零方式是同步清零,4,*中規(guī)模集成同步十進制計數(shù)器74160(74LS160):,74160(74LS160)邏輯符號和功能表如圖所示。,注：74LS160為十進制計數(shù)器，故進位脈沖是在1001時出現(xiàn)的，而161為十六進制，進位脈沖是在1111時出現(xiàn)的。,6.3.2計數(shù)器,5,三、異步計數(shù)器,在異步計數(shù)器中，有的觸發(fā)器直接受輸入計數(shù)脈沖控制，有的觸發(fā)器則是把其它觸發(fā)器的輸出信號作為自己的時鐘脈沖，因此各個觸發(fā)器狀態(tài)變換的時間先后不一，故被稱為“異步計數(shù)器”。,6,三、異步計數(shù)器,1.異步二進制計數(shù)器,6.3.2計數(shù)器,原則：每1位從“1”變“0”時，向高位發(fā)出進位，使高位翻轉,構成方法：觸發(fā)器接成計數(shù)器形式，時鐘CLK加在最低位，高位脈沖接在低位的Q端。在末位+1時，從低位到高位逐位進位方式工作。,.異步二進制加法計數(shù)器,7,右圖是由JK觸發(fā)器構成的異步3位二進制加法計數(shù)器。波形如圖所示,6.3.2計數(shù)器,8,異步二進制減法計數(shù)器,6.3.2計數(shù)器,構成方法：觸發(fā)器接成計數(shù)器形式，時鐘CLK加在最低位，高位脈沖接在低位的Q端。在末位-1時，從低位到高位逐位借位方式工作。,原則：每1位從“0”變“1”時，向高位發(fā)出借位，使高位翻轉,9,右圖是由JK觸發(fā)器構成的異步3位二進制減法計數(shù)器。波形如圖所示,6.3.2計數(shù)器,10,2.異步十進制（加法）計數(shù)器,6.3.2計數(shù)器,原理：在4位二進制異步加法計數(shù)器上修改而成，要跳過10101111這六個狀態(tài),11,由JK觸發(fā)器構成的異步十進制計數(shù)器,其邏輯電路如圖所示，其狀態(tài)表及時序圖與同步十進制計數(shù)器相同。,6.3.2計數(shù)器,12,*二五十進制異步計數(shù)器74LS290:,其邏輯圖如圖所示,6.3.2計數(shù)器,示例芯片（P298）,13,CLK0為計數(shù)輸入端，Q0為輸出：二進制計數(shù)器；CLK1為輸入端，Q1、Q2、Q3為輸出：五進制計數(shù)器；CLK0為計數(shù)輸入端，CLK1與Q0相連，Q0、Q1、Q2、Q3為輸出：十進制計數(shù)器。R01、R02：異步置0(0000)輸入端S91、S92：異步置9(1001)輸入端,14,其邏輯符號及功能表如圖所示,6.3.2計數(shù)器,15,常用TTL計數(shù)器,16,四、任意進制計數(shù)器的構成方法,若已有N進制計數(shù)器（如74LS161)，現(xiàn)在要實現(xiàn)M進制計數(shù)器,6.3.2計數(shù)器,N進制,M進制,任意進制計數(shù)器只能用已有的計數(shù)器芯片通過外電路的不同連接方式實現(xiàn)，即用組合電路產(chǎn)生復位、置位信號得到任意進制計數(shù)器。,17,1.MN的情況,36,（2）當M為素數(shù)時，不能分解為M1和M2，采用整體清0/整體置數(shù)方式。,首先將兩片N進制計數(shù)器按串行進位方式或并行進位方式聯(lián)成NNM進制計數(shù)器，再按照MN的置零法和置數(shù)法構成M進制計數(shù)器。此方法適合任何M進制（可分解和不可分解）計數(shù)器的構成。,37,【例】用74160實現(xiàn)100進制計數(shù)器。,(1)并行進位，M=100=10*10。,C,38,【例】用74160實現(xiàn)100進制計數(shù)器。,(2)串行進位，M=100=10*10。,為什么進位端要加一個反相器？不加會有什么結果？,39,C,為什么進位端要加一個反相器？不加會有什么結果？,40,【例】用74160實現(xiàn)24進制計數(shù)器。,整體置零法,M=24，在SM=S24=00100100處反饋清零。,1,1,41,CLK,CO,1,2,3,4,5,6,18,19,20,21,22,23,24,42,【例】用74160實現(xiàn)24進制計數(shù)器。,整體置數(shù)法,1,1,i=0,M=24，在Si+M-1=S23=00100011處反饋置零。,43,【例】用74160實現(xiàn)24進制計數(shù)器。,整體置數(shù)法,1,1,i=2,M=24，在Si+M-1=S25=00100101處反饋置零。,1,44,【例】用74160實現(xiàn)63進制計數(shù)器。,整體置零法,M=63，在SM=S63=01100011處反饋清零。,1,1,45,【例】用74160實現(xiàn)63進制計數(shù)器。,整體置數(shù)法,1,1,i=0,M=63，在Si+M-1=S62=01100010處反饋置零。,46,【例】用74160實現(xiàn)63進制計數(shù)器。,整體置數(shù)法,1,1,i=6,M=63，在Si+M-1=S68=01101000處反饋置零。,1,47,【例】試利用置零法和置數(shù)法由兩片74LS161構成53進制加法計數(shù)器。,解：用整體法先將兩片74LS161構成256進制（1616進制），該256進制計數(shù)器實際為二進制計數(shù)器(28),6.3.2計數(shù)器,注意！,故若由74LS161構成53進制計數(shù)器，先要將53化成二進制數(shù)碼，再根據(jù)整體置數(shù)法或整體置零法實現(xiàn)53進制。,48,轉換過程：,(53)D=()B,例：,110101,商為0,49,【例】試利用置零法和置數(shù)法由兩片74LS161構成53進制加法計數(shù)器。,解：若由74LS161構成53進制計數(shù)器，其構成的256進制實際為二進制計數(shù)器(28),故先要將53化成二進制數(shù)碼,6.3.2計數(shù)器,（53)D（110101)B,（00110101)B,（1）整體置零法實現(xiàn)53進制。（M=53）,50,利用整體置零法由74LS161構成53進制加法計數(shù)器如圖所示。,實現(xiàn)從00000000到00110100的53進制計數(shù)器,十進制數(shù)53對應的二進制數(shù)為00110101,1010,1100,51,【例】試利用置零法和置數(shù)法由兩片74LS161構成53進制加法計數(shù)器。,解：若由74LS161構成53進制計數(shù)器，其構成的256進制實際為二進制計數(shù)器(28),故先要將53化成二進制數(shù)碼,6.3.2計數(shù)器,（53)D（110101)B,（00110101)B,（2）整體置數(shù)法實現(xiàn)53進制。(M=53),52,利用整體置數(shù)法由74LS161構成53進制加法計數(shù)器如圖所示。,實現(xiàn)從00000000到00110100的53進制計數(shù)器,十進制數(shù)53對應的二進制數(shù)為00110101,0010,1100,53,【例】試利用置零法和置數(shù)法由兩片74LS161構成53進制加法計數(shù)器。,解：若由74LS161構成53進制計數(shù)器，其構成的256進制實際為二進制計數(shù)器(28),故先要將53化成二進制數(shù)碼