(最新整理)計(jì)算機(jī)組成原理名詞解釋和簡(jiǎn)答

1、(完整)計(jì)算機(jī)組成原理名詞解釋和簡(jiǎn)答(完整)計(jì)算機(jī)組成原理名詞解釋和簡(jiǎn)答 編輯整理：尊敬的讀者朋友們：這里是精品文檔編輯中心，本文檔內(nèi)容是由我和我的同事精心編輯整理后發(fā)布的，發(fā)布之前我們對(duì)文中內(nèi)容進(jìn)行仔細(xì)校對(duì)，但是難免會(huì)有疏漏的地方，但是任然希望（(完整)計(jì)算機(jī)組成原理名詞解釋和簡(jiǎn)答）的內(nèi)容能夠給您的工作和學(xué)習(xí)帶來(lái)便利。同時(shí)也真誠(chéng)的希望收到您的建議和反饋，這將是我們進(jìn)步的源泉，前進(jìn)的動(dòng)力。本文可編輯可修改，如果覺(jué)得對(duì)您有幫助請(qǐng)收藏以便隨時(shí)查閱，最后祝您生活愉快 業(yè)績(jī)進(jìn)步，以下為(完整)計(jì)算機(jī)組成原理名詞解釋和簡(jiǎn)答的全部?jī)?nèi)容。第一章名詞解釋：1. 中央處理器：主要由運(yùn)算器和控制器組成.控制部件，

2、運(yùn)算部件，存儲(chǔ)部件相互協(xié)調(diào)，共同完成對(duì)指令的執(zhí)行。2. alu：對(duì)數(shù)據(jù)進(jìn)行算術(shù)和邏輯運(yùn)算處理的部件。3. 數(shù)據(jù)通路：由操作元件和存儲(chǔ)元件通過(guò)總線或分散方式連接而成的進(jìn)行數(shù)據(jù)存儲(chǔ)，處理和傳送的路徑。4. 控制器：對(duì)指令進(jìn)行譯碼，產(chǎn)生各種操作控制信號(hào)，規(guī)定各個(gè)部件在何時(shí)做什么動(dòng)作來(lái)控制數(shù)據(jù)的流動(dòng)。5. 主存：存放指令和數(shù)據(jù)，并能由中央處理器(cpu）直接隨機(jī)存取.6. isa：指令集體系結(jié)構(gòu):計(jì)算機(jī)硬件與系統(tǒng)軟件之間的接口.指令系統(tǒng)是核心部分，還包括數(shù)據(jù)類型,數(shù)據(jù)格式的定義，寄存器設(shè)計(jì)，i/o空間編址,數(shù)據(jù)傳輸方式，中斷結(jié)構(gòu)等.7. 響應(yīng)時(shí)間：作業(yè)從開(kāi)始提交到完成的時(shí)間，包括cpu執(zhí)行時(shí)間,等待i

3、/o的時(shí)間，系統(tǒng)運(yùn)行其他用戶程序的時(shí)間，以及操作系統(tǒng)運(yùn)行時(shí)間.8. cpu執(zhí)行時(shí)間：cpu真正用于程序執(zhí)行的時(shí)間.包括用戶cpu時(shí)間（執(zhí)行用戶程序代碼的時(shí)間)和系統(tǒng)cpu時(shí)間(為了執(zhí)行用戶代碼而需要cpu運(yùn)行操作系統(tǒng)的時(shí)間）簡(jiǎn)答題:1. 馮諾依曼計(jì)算機(jī)由那幾部分組成，主要思想： 計(jì)算機(jī)應(yīng)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五個(gè)基本部件組成. 各基本部件的功能是:l 存儲(chǔ)器不僅能存放數(shù)據(jù),而且也能存放指令，形式上兩者沒(méi)有區(qū)別，但計(jì)算機(jī)應(yīng)能區(qū)分?jǐn)?shù)據(jù)還是指令;l 控制器應(yīng)能自動(dòng)執(zhí)行指令;l 運(yùn)算器應(yīng)能進(jìn)行加/減/乘/除四種基本算術(shù)運(yùn)算,并且也能進(jìn)行一些邏輯運(yùn)算和附加運(yùn)算;l 操作人員可以通過(guò)

4、輸入設(shè)備、輸出設(shè)備和主機(jī)進(jìn)行通信。 采用“存儲(chǔ)程序”工作方式。2. 從源程序到可執(zhí)行程序的過(guò)程：第二章名詞解釋：1. 定點(diǎn)數(shù)：計(jì)算機(jī)中小數(shù)點(diǎn)固定在最左（或右)邊的數(shù)2. 漢字輸入碼:漢字用相應(yīng)按鍵的組合進(jìn)行編碼表示3. 漢字內(nèi)碼:計(jì)算機(jī)內(nèi)部進(jìn)行漢字存儲(chǔ)，查找，傳輸和處理而采用的存儲(chǔ)方式，兩個(gè)字節(jié)表示一個(gè)內(nèi)碼4. 大端方式：數(shù)據(jù)字的最低有效字節(jié)存放在大地址單元中5. 邊界對(duì)齊：要求數(shù)據(jù)的地址是相應(yīng)的邊界地址.6. 海明碼:將數(shù)據(jù)按照某種規(guī)律分成若干組，對(duì)每組進(jìn)行相應(yīng)的奇偶檢測(cè)。簡(jiǎn)答題：為什么浮點(diǎn)數(shù)要采用規(guī)格化來(lái)表示？盡量多的表示有效位數(shù)，提高浮點(diǎn)數(shù)運(yùn)算的精度.第三章名詞解釋：1. 行波進(jìn)位：低位

5、向高位的進(jìn)位采用像行波一樣的串行傳遞方式2. 先行進(jìn)位（并行進(jìn)位)：引入生成和傳遞進(jìn)位兩個(gè)進(jìn)位輔助函數(shù),使得加法器的各個(gè)進(jìn)位之間相互獨(dú)立并行產(chǎn)生。第四章名詞解釋:1. 指令:計(jì)算機(jī)硬件能夠識(shí)別并直接執(zhí)行的操作命令，包括操作碼和地址2. 程序計(jì)數(shù)器：特殊的地址寄存器，存放下一條要執(zhí)行指令的地址3. 指令寄存器:保存當(dāng)前正在執(zhí)行的指令，指令寄存器中的操作嗎部分被送到指令譯碼器，送出具體的操作控制信號(hào)。4. 程序狀態(tài)字：表示程序運(yùn)行狀態(tài)的二進(jìn)制序列,包含指令執(zhí)行結(jié)果的標(biāo)志信息（如進(jìn)位，溢出，符號(hào)標(biāo)志）和設(shè)定的狀態(tài)信息（中斷允許/禁止)簡(jiǎn)答題：1. risc指令系統(tǒng)的特點(diǎn)：1。簡(jiǎn)化的指令系統(tǒng)：種類少、

6、尋址方式少、格式少、定長(zhǎng)2.只有訪存指令load/store能訪問(wèn)存儲(chǔ)器,運(yùn)算指令的操作數(shù)都是寄存器型。3。指令周期短:除訪存指令，其他指令只需要 = 1個(gè)周期4。使用大量的通用寄存器5.采用組合邏輯電路，很少用微程序控制6.優(yōu)化的編譯系統(tǒng)，所以并不意味著你自己寫(xiě)的匯編語(yǔ)言一定比高級(jí)語(yǔ)言(如c語(yǔ)言)性能更高。2. 一條指令中應(yīng)該包括哪些信息？操作碼，源操作數(shù)的地址或操作數(shù)，結(jié)果的地址，下一條指令的地址3. cpu如何知道指令中操作數(shù)的類型、長(zhǎng)度及所在地址？一條cpu指令分操作碼、操作數(shù)兩部分，根據(jù)操作數(shù)確定尋址方式：立即數(shù)、基址尋址、變址尋址等等,找到數(shù)據(jù)后送入cpu,根據(jù)操作嗎確定要進(jìn)行什么

7、樣的操作4. 操作數(shù)在寄存器中的尋址方式：寄存器尋址5. 操作數(shù)在存儲(chǔ)器中的尋址方式:直接，間接，寄存器間接，偏移，變址，相對(duì)，基址，堆棧尋址6. 變址尋址方式，基址尋址方式各自的作用和區(qū)別？作用：變:對(duì)數(shù)組元素的訪問(wèn)：基：程序重定位，擴(kuò)展指令的尋址空間（短地址訪問(wèn)大空間)區(qū)別:1）具體應(yīng)用場(chǎng)合不同,前者面向用戶，后者面向系統(tǒng)2）使用方式不同，前者指令中的形式地址是基準(zhǔn)地址，后者指令中的形式地址為偏移量。7. 為何分支指令的轉(zhuǎn)移目標(biāo)地址通常用相對(duì)尋址方式？不用指明基準(zhǔn)地址，節(jié)省空間大??；訪問(wèn)空間有限,避免跨度太大。8. 轉(zhuǎn)移指令和轉(zhuǎn)子調(diào)用指令有什么區(qū)別？轉(zhuǎn)移指令有無(wú)條件和條件轉(zhuǎn)移指令,用于改變

8、程序執(zhí)行的順序,轉(zhuǎn)移后不再返回來(lái)執(zhí)行，所以無(wú)需保存返回地址。轉(zhuǎn)子指令是一種子程序調(diào)用指令，執(zhí)行技術(shù)時(shí),必須返回到轉(zhuǎn)子指令后面的指令執(zhí)行，需保存返回地址。第五章名詞解釋：1. 指令周期：取出一條指令并執(zhí)行完所用的全部時(shí)間2. 時(shí)鐘周期：所有相鄰狀態(tài)單元之間的組合邏輯電路中最長(zhǎng)的時(shí)延3. 機(jī)器周期：cpu通過(guò)一次總線事務(wù)訪問(wèn)一次主存或i/o的時(shí)間稱為機(jī)器周期4. 數(shù)據(jù)通路：由操作元件和存儲(chǔ)元件通過(guò)總線或分散方式連接而成的進(jìn)行數(shù)據(jù)存儲(chǔ)，處理和傳送的路徑。5. 硬布線控制器：用組合邏輯方式進(jìn)行設(shè)計(jì)和實(shí)現(xiàn)的控制器6. 微程序控制器：采用微程序設(shè)計(jì)方式實(shí)現(xiàn)的控制器7. 中斷：外部中斷,外設(shè)完成任務(wù)或者有特

9、殊情況,向cpu請(qǐng)求處理8. 異常:內(nèi)部中斷（故障，終止，自陷）9. 故障：缺頁(yè),溢出，除零,非法操作碼等使指令無(wú)法繼續(xù)執(zhí)行10. 終止:在指令執(zhí)行過(guò)程中發(fā)生的硬件故障11. 自陷：人為設(shè)定的事件，執(zhí)行特殊指令，轉(zhuǎn)到另一個(gè)程序去執(zhí)行簡(jiǎn)答題:1. 取指令部件的功能取出指令并送到指令寄存器，同時(shí)計(jì)算下一條指令的地址并送入pc2. 控制器的功能對(duì)指令進(jìn)行譯碼，將譯碼的結(jié)果和狀態(tài)/標(biāo)志信號(hào)，和時(shí)序信號(hào)等進(jìn)行組合，產(chǎn)生各種操作控制信號(hào)。3. 硬連線控制器和微程序控制器的特點(diǎn)各自是什么?硬:速度快,適合實(shí)現(xiàn)簡(jiǎn)單或規(guī)整的指令系統(tǒng),但他是一個(gè)多輸入多輸出的巨大的邏輯網(wǎng)絡(luò)。對(duì)于復(fù)雜的指令系統(tǒng)來(lái)說(shuō)，結(jié)構(gòu)龐雜,實(shí)現(xiàn)

10、困難,修改維護(hù)不易，靈活性差。微：具有規(guī)整性，可維護(hù)性，靈活性但是速度慢4. 水平型微指令和垂直型微指令的基本概念和優(yōu)缺點(diǎn)水平型:面向內(nèi)部控制邏輯的描述，包括不譯法，字段直接編碼法，字段間接編碼法,把能同時(shí)執(zhí)行的微命令盡可能多的安排在一條微指令中，優(yōu)點(diǎn)：程序短,并行性高，適合于高速度的應(yīng)用場(chǎng)合。缺點(diǎn):微指令長(zhǎng)，編碼空間利用率低,編制較為困難垂直型:面向算法描述，一條微指令只包含一兩個(gè)微命令，微指令短，編碼效率高，編制簡(jiǎn)單，缺點(diǎn)：微程序長(zhǎng)，無(wú)并行,速度慢。5. cpu檢測(cè)內(nèi)部異常和外部中斷的方法有什么不同？?jī)?nèi)部異常：cpu內(nèi)部產(chǎn)生，程序無(wú)法繼續(xù)執(zhí)行，不得不停止，外部中斷：cpu外部產(chǎn)生，外設(shè)通過(guò)

11、請(qǐng)求使得cpu檢測(cè)到第七章名詞解釋:1. 靜態(tài)ram：靠觸發(fā)器的雙穩(wěn)態(tài)正負(fù)反饋電路存儲(chǔ)信息，速度快,非破壞性讀出，元器件多，集成度小，適合高速小容量的高速緩沖存儲(chǔ)器cache。2. 動(dòng)態(tài)ram：靠電容存儲(chǔ)電荷來(lái)保存信息.電容上電荷足夠多表示存1,無(wú)電荷表示存0，破壞性讀出，讀后需要再生，而且需要定時(shí)刷新。3. 刷新:dram中,需要定時(shí)對(duì)所有存儲(chǔ)單元進(jìn)行充放電，以恢復(fù)原來(lái)的電荷.4. 易失性存儲(chǔ)器：掉電后信息全部消失,高速緩存非易失性：只讀存儲(chǔ)器，磁盤(pán)，光盤(pán),閃存5. 相聯(lián)存儲(chǔ)器:是一種不根據(jù)地址而是根據(jù)存儲(chǔ)內(nèi)容來(lái)進(jìn)行存取的存儲(chǔ)器，可以實(shí)現(xiàn)快速地查找快表6. 存取時(shí)間:執(zhí)行一次讀操作或?qū)懖僮鞯?/p>

12、時(shí)間,分讀出時(shí)間和寫(xiě)入時(shí)間.讀出時(shí)間：主存接收到有效地址開(kāi)始到數(shù)據(jù)取出有效為止的時(shí)間；寫(xiě)入時(shí)間：從主存接收到有效地址開(kāi)始到寫(xiě)入被寫(xiě)單元為止的時(shí)間。7. 存儲(chǔ)周期：存儲(chǔ)周期連續(xù)兩次讀或?qū)懖僮魉枰淖钚r(shí)間間隔。8. 存儲(chǔ)器帶寬:每秒鐘從存儲(chǔ)器進(jìn)或出信息的最大數(shù)量。9. 閃存：在低電壓下，內(nèi)容可讀不可寫(xiě)，高電壓下，信息可更改或刪除。10. 命中時(shí)間:命中情況下的訪問(wèn)時(shí)間，包括判斷是否命中的時(shí)間和在快速存儲(chǔ)器中的訪問(wèn)時(shí)間。簡(jiǎn)答題：1. 為什么采用層次化存儲(chǔ)體系？層次化體系結(jié)構(gòu)如何構(gòu)成？為了縮小存儲(chǔ)器和處理器兩者之間性能方面的差距,又因?yàn)槊恳环N單獨(dú)的存儲(chǔ)器不可能又大又快又便宜，從而形成層次懷昔結(jié)構(gòu)。

13、速度越快容量越小，越靠近c(diǎn)pu，順序是：寄存器,cache,主存，磁盤(pán)，光盤(pán)和磁帶.2. cpu和主存之間有哪兩種通信方式,sdram用什么方式與cpu交換信息?異步方式（讀操作）過(guò)程（需握手信號(hào)）cpu送地址到地址線，主存進(jìn)行地址譯碼cpu發(fā)讀命令，然后等待存儲(chǔ)器發(fā)回“完成信號(hào)主存收到讀命令后開(kāi)始讀數(shù),完成后發(fā)“完成”信號(hào)給cpucpu接收到“完成”信號(hào)，從數(shù)據(jù)線取數(shù)寫(xiě)操作過(guò)程類似同步方式的特點(diǎn) sdramcpu和主存由統(tǒng)一時(shí)鐘信號(hào)控制，無(wú)需應(yīng)答信號(hào)（如“完成）主存總是在確定的時(shí)間內(nèi)準(zhǔn)備好數(shù)據(jù)cpu送出地址和讀命令后，總是在確定的時(shí)間取數(shù)據(jù) 存儲(chǔ)器芯片必須支持同步方式 3. 為什么在cpu和

14、主存之間引入cache能提高cpu訪存效率？cache是小容量高速存儲(chǔ)器,總是把主存中被頻繁訪問(wèn)的活躍程序塊和數(shù)據(jù)塊復(fù)制到cache中，由于程序訪問(wèn)的局部性,cpu可以直接在cache中得到指令和數(shù)據(jù),不必訪問(wèn)主存。4. 為什么說(shuō)cache對(duì)程序員是透明的？程序員只要知道指令中指定存儲(chǔ)單元的地址，cpu自動(dòng)完成讀取指令的過(guò)程,無(wú)論指令和數(shù)據(jù)在不在cache中。5. 為什么直接映射方式不需要考慮替換策略?因?yàn)橹荒苡成涞絚ache特定的行,必須將該行換出。相當(dāng)于組組聯(lián)中,cache的組內(nèi)只有1行.6. 為什么要考慮cache的一致性問(wèn)題?因?yàn)閏ache中的內(nèi)容是主存塊副本，當(dāng)對(duì)cache中的內(nèi)容進(jìn)

15、行更新時(shí)，就存在cache和主存如何保持一致的問(wèn)題。當(dāng)多個(gè)設(shè)備都允許訪問(wèn)主存時(shí)，例如：i/o設(shè)備可直接讀寫(xiě)內(nèi)存時(shí),如果cache中的內(nèi)容被修改,則i/o設(shè)備讀出的對(duì)應(yīng)主存單元的內(nèi)容無(wú)效；若i/o設(shè)備修改了主存單元的內(nèi)容,則cache中對(duì)應(yīng)的內(nèi)容無(wú)效。當(dāng)多個(gè)cpu都帶有各自的cache而共享主存時(shí)，某個(gè)cpu修改了自身cache中的內(nèi)容，則對(duì)應(yīng)的主存單元和其他cpu中對(duì)應(yīng)的內(nèi)容都變?yōu)闊o(wú)效。第八章名詞解釋1. 總線：計(jì)算機(jī)系統(tǒng)中部件和設(shè)備之間傳送信息的公共通路，包括傳輸介質(zhì)和相應(yīng)的控制邏輯。內(nèi)部總線:cpu內(nèi)部總線，由數(shù)據(jù)線,地址線,控制線組成.系統(tǒng)總線可分為處理器總線，存儲(chǔ)器總線和io總線。通信

16、總線。2. io帶寬：?jiǎn)挝粫r(shí)間內(nèi)系統(tǒng)輸入或輸出的數(shù)據(jù)量或所完成的io操作次數(shù)。3. 響應(yīng)時(shí)間：等待時(shí)間，從作業(yè)提交開(kāi)始到作業(yè)完成所用4. raid：將多個(gè)獨(dú)立操作的磁盤(pán)按某種方式組織成磁盤(pán)陣列,增加容量，將數(shù)據(jù)存儲(chǔ)在多個(gè)盤(pán)上，通過(guò)這些盤(pán)并行工作來(lái)提高數(shù)據(jù)傳輸速度，并用冗余磁盤(pán)技術(shù)提高系統(tǒng)可靠性。簡(jiǎn)答題1. 串行接口和并行接口的特點(diǎn)設(shè)備和接口之間按位來(lái)送數(shù)據(jù)/同時(shí)傳送一個(gè)字節(jié)或一個(gè)字節(jié)的所有位。2. cpu如何進(jìn)行設(shè)備的尋址，兩種方式的特點(diǎn)cpu對(duì)i/o端口的讀寫(xiě)，涉及到要怎么找到端口寄存器，即對(duì)它們采用什么尋址方式，或?qū)/o端口的編號(hào)方式。有兩種尋址方式：1統(tǒng)一編址方式：與主存空間統(tǒng)一編址,

17、采用主存讀寫(xiě)指令讀寫(xiě)i/o端口。2獨(dú)立編址方式：?jiǎn)为?dú)編址,需要專門(mén)的i/o指令，如x86的in和out指令。3. 程序查詢i/o方式工作原理：cpu通過(guò)執(zhí)行查詢程序完成對(duì)外設(shè)的控制，并實(shí)現(xiàn)和外設(shè)之間的數(shù)據(jù)傳送.cpu首先通過(guò)讀取狀態(tài)端口中的狀態(tài)信息，了解接口是否已就緒，是的話就通過(guò)數(shù)據(jù)端口進(jìn)行新的數(shù)據(jù)傳送并查詢外設(shè)是否空閑,如果空閑，通過(guò)發(fā)送控制信息到命令端口,然后由接口發(fā)送啟動(dòng)命令到外設(shè)，如果接口沒(méi)有就緒或者設(shè)備不空閑，則cpu繼續(xù)查詢。所有信息的交換由查詢程序中的i/o指令完成。4. 程序中斷i/o方式原理：cpu啟動(dòng)外設(shè)后，轉(zhuǎn)移到另一個(gè)程序執(zhí)行，此時(shí)外設(shè)和cpu并行工作,外設(shè)完成任務(wù),發(fā)

18、送中斷請(qǐng)求給cpu,cpu此時(shí)暫停正在執(zhí)行的程序，轉(zhuǎn)到中斷服務(wù)程序進(jìn)行中斷處理，進(jìn)行外設(shè)i/o下一步的準(zhǔn)備，最后啟動(dòng)外設(shè)，并回到原程序繼續(xù)執(zhí)行。5. dma i/o方式原理：每次要進(jìn)行外設(shè)數(shù)據(jù)讀寫(xiě)時(shí)，cpu把要傳送的數(shù)據(jù)個(gè)數(shù)，數(shù)據(jù)塊所在的內(nèi)存首地址,數(shù)據(jù)傳送的方向，設(shè)備的地址等參數(shù)傳給dma控制器，最后發(fā)一個(gè)命令給dma接口，來(lái)啟動(dòng)外設(shè)進(jìn)行數(shù)據(jù)的傳送。完成這些后，cpu繼續(xù)其他工作，此時(shí)cpu和外設(shè)并行工作，dma控制器在需要時(shí)申請(qǐng)總線的控制權(quán),占用總線完成外設(shè)和主存的數(shù)據(jù)交換，傳送結(jié)束后,向cpu發(fā)送中斷請(qǐng)求,讓cpu進(jìn)行數(shù)據(jù)校驗(yàn)等后續(xù)工作。6. 什么叫向量中斷?說(shuō)明在向量中斷下形成中斷向量的基本方法。向量中斷是識(shí)別中斷源的技術(shù),中斷類型號(hào)是由硬件中斷控制器產(chǎn)生，在中斷向量表中根據(jù)類型號(hào)，找到中斷源對(duì)應(yīng)的中斷服務(wù)程序的入口地址（即中斷向量).7. 為什么在保存現(xiàn)場(chǎng)和恢復(fù)現(xiàn)場(chǎng)的過(guò)程中,cpu必須關(guān)中斷保存和恢復(fù)現(xiàn)場(chǎng)的時(shí)候如果允許其他中斷發(fā)生，干擾正在處理中的信息，會(huì)導(dǎo)致很難恢復(fù)到原有