第十一章 總線

1、微型計(jì)算機(jī)原理本科課程第十一章 總線解放軍理工大學(xué)工程兵工程學(xué)院偽裝與仿真工程系計(jì)算機(jī)教研室伍紅兵2002年10月10日第一版第一版 7.1 總線的基本知識(shí)n總線和接口標(biāo)準(zhǔn)的含義n總線和接口標(biāo)準(zhǔn)的分類n總線的組成n總線的性能參數(shù)n總線傳輸過程及握手技術(shù)n總線的層次化結(jié)構(gòu)7.1.1 總線和接口標(biāo)準(zhǔn)的含義n總線和接口標(biāo)準(zhǔn)都是微機(jī)體系結(jié)構(gòu)的重要組成部分q微機(jī)總線n總線標(biāo)準(zhǔn)q接口n接口標(biāo)準(zhǔn)q總線標(biāo)準(zhǔn)和接口標(biāo)準(zhǔn)的特點(diǎn)7.1.2 總線和接口標(biāo)準(zhǔn)的分類n總線n從性質(zhì)和應(yīng)用來看，可分為3大類。局部總線系統(tǒng)總線通信總線總線和接口標(biāo)準(zhǔn)的分類n接口n根據(jù)接口所連結(jié)的設(shè)備性質(zhì)與功能分類如下：通用外設(shè)接口標(biāo)準(zhǔn)外存儲(chǔ)設(shè)備

2、接口標(biāo)準(zhǔn)圖形顯示器接口標(biāo)準(zhǔn)傳統(tǒng)的串行/并行接口標(biāo)準(zhǔn)測試儀器接口標(biāo)準(zhǔn)7.1.3 總線的組成n微機(jī)總線主要由數(shù)據(jù)總線、地址總線、控制總線、電源線地線這4部分組成。微機(jī)數(shù)據(jù)總線微機(jī)地址總線微機(jī)控制總線微機(jī)電源線和地線7.1.4 總線的性能參數(shù)n總線的性能評(píng)價(jià)依據(jù)如下幾個(gè)方面：總線時(shí)鐘頻率總線寬度總線傳輸速率同步方式多路復(fù)用負(fù)載能力信號(hào)線數(shù)總線控制方式其他性能幾種總線的性能參數(shù)名稱PC-XTISA(PC-AT)EISASTDVISA(VL-BUS)MCAPCI適用機(jī)型 8086個(gè)人機(jī)286,386,486系列個(gè)人機(jī)386,486,586計(jì)算機(jī)Z80,V20,V40,IBM-PC系列機(jī)486,PC-AT

3、兼容個(gè)人機(jī)IBM個(gè)人機(jī),工作站P5個(gè)人機(jī),工作站最大傳輸速率4MB/s16MB/s33MB/s2MB/s266MB/s40MBs133MB/s總線寬度 8位16位32位8位32位32位32位總線工作頻率4MHz8MHz8.33MHz 2MHz66MHz10MHz20MHz33.3MHz同步方式 半同步半同步同步異步同步異步同步地址寬度 20位24位32位20位32/64位負(fù)載能力 8個(gè)8個(gè)6個(gè)無限制6個(gè)無限制3個(gè)信號(hào)線數(shù)目6298143569010912064位擴(kuò)展 不可以不可以無規(guī)定不可以可以可以可以自動(dòng)配置 無無無可以并發(fā)工作可以可以猝發(fā)方式可以可以多路復(fù)用 非非非非非是7.1.5 總線傳

4、輸過程及握手技術(shù)n總線傳輸過程n系統(tǒng)總線最基本的任務(wù)就是傳送數(shù)據(jù)。這里的“數(shù)據(jù)”包括程序指令、運(yùn)算處理的數(shù)據(jù)、設(shè)備的控制命令和狀態(tài)字及設(shè)備的輸入輸出數(shù)據(jù)。n系統(tǒng)總線上的數(shù)據(jù)傳輸是在主模塊的控制下進(jìn)行的，主模塊有控制總線的能力，例如CPU及DMA模塊。n從模塊沒有控制總線的能力，但它可對(duì)總線上傳來的地址信號(hào)進(jìn)行地址譯碼，并且接受和執(zhí)行總線主模塊的命令。n總線通過4個(gè)階段來完成1次數(shù)據(jù)傳輸周期?？偩€數(shù)據(jù)傳輸周期的四個(gè)階段v申請(qǐng)階段v尋址階段v傳數(shù)階段v結(jié)束階段總線數(shù)據(jù)傳輸?shù)奈帐址绞絥主模塊和從模塊之間的數(shù)據(jù)傳輸過程的握手方式有4種q同步方式q異步方式q半同步方式q分離方式7.1.6 總線的層次化結(jié)

5、構(gòu) n當(dāng)代微型計(jì)算機(jī)采用層次化總線結(jié)構(gòu)n層次化總線結(jié)構(gòu)包含3個(gè)主要層次：微處理器總線局部總線系統(tǒng)總線參看下面的總線層次結(jié)構(gòu)圖總線層次結(jié)構(gòu)示意圖處理器處理器第一級(jí)總線第一級(jí)總線處理器總線處理器總線與P C I 總線橋接 器Cache控制器Memor控器高速緩沖器Cache主存儲(chǔ)器數(shù)據(jù)緩沖器第二級(jí)總線第二級(jí)總線PCI總線PCI總線SCSI控制器PCII S A橋接器IDE控制器PCIE I SA橋接器PCIP C I橋接器圖形加速器Ethernet控制器PCMCIA控制器高速I / O第三級(jí)總線第三級(jí)總線PCI總線PCI總線EISA總線EISA總線ISA總線ISA總線I/O支持I/O支持基礎(chǔ)I /

6、 OPCI可選槽口軟盤鍵盤串口并口游戲聲頻總線層次總線層次結(jié)構(gòu)圖結(jié)構(gòu)圖第13講思考題n教材第277頁 練習(xí)題8第13講課堂練習(xí) (020424EX10)n教材第214頁 練習(xí)題1n題目內(nèi)容： 編制一個(gè)程序?qū)X中的4位BCD碼轉(zhuǎn)換成二進(jìn)制數(shù)n第15講給出本次課堂練習(xí)的提示型解答第13集結(jié)束n第1版n謝謝大家的使用！n歡迎大家提出寶貴意見！n 俞建新 2002年4月24日n電話：3592178（逸夫館十層中心機(jī)房）nE-mail : nE-mail : 7.2 系統(tǒng)總線n系統(tǒng)總線有多種n介紹以下5個(gè)常用系統(tǒng)總線IBM PCISAEISASTDPCMCIA7.2.1 IBM PC總線nIBM公司在

7、1982年推出個(gè)人計(jì)算機(jī)（IBM PC機(jī)）之后，IBM PC總線立即成了事實(shí)上的基于8088系統(tǒng)的標(biāo)準(zhǔn)。n為了使兼容機(jī)能用得上那些已有的第三方提供的輸入輸出接口卡，幾乎所有的PC兼容機(jī)供應(yīng)商都全盤采用了IBM PC總線的設(shè)計(jì)。nIBM PC總線有62根信號(hào)線，其中20根用于內(nèi)存地址8根用于傳輸數(shù)據(jù)。控制信號(hào)包括：指出總線的4種操作類型：內(nèi)存讀、內(nèi)存寫、外設(shè)讀和外設(shè)寫、指定中斷請(qǐng)求的接收和響應(yīng)、指定DMA傳輸?shù)取?位PC總線插槽布局圖8位插槽A1B1A31B31焊接面焊接面元件面元件面2.54mm8位PC總線引腳圖（1/2）8位PC總線引腳圖（2/2）8位PC總線插槽實(shí)物圖片IBM PC 總線的

8、信號(hào)線-1q1、A19A0 ( O )地址總線。用于傳送存儲(chǔ)器和I/O的地址，當(dāng)傳送I/O地址時(shí)，A19A16無效。地址信號(hào)可由CPU或DMA控制器產(chǎn)生。q2、D7D0 ( I/O )數(shù)據(jù)總線。它們?yōu)镃PU、存儲(chǔ)器或I/O設(shè)備提供傳輸數(shù)據(jù)信息的通路。由于PC/XT機(jī)以8088為CPU，它雖具有處理16位數(shù)據(jù)的能力，但它只有8根外部數(shù)據(jù)線，每次只能傳送一個(gè)字節(jié)。q3、ALE ( O )地址鎖存允許信號(hào)。它由總線控制器8288產(chǎn)生，當(dāng)它有效后產(chǎn)生由高電平到低電干的下降沿時(shí)，將CPU選出的地址信號(hào)進(jìn)行鎖存。IBM PC 總線的信號(hào)線-2q4、MEMR ( O ) 低電平有效存儲(chǔ)器讀命令。當(dāng)CPU執(zhí)行

9、存儲(chǔ)器讀命令時(shí)，該信號(hào)有效，將所選中的存儲(chǔ)單元中的數(shù)據(jù)讀到數(shù)據(jù)總線上。DMA控制器也可使該信號(hào)有效。q5、MEMW ( O ) 低電平有效存儲(chǔ)器寫命令。當(dāng)CPU執(zhí)行存儲(chǔ)器寫命令時(shí)，該信號(hào)有效，將數(shù)據(jù)總線上的數(shù)據(jù)寫入新選中的存儲(chǔ)單元中。DMA控制器也可使該信號(hào)有效。q6、IOR ( O ) 低電平有效I/O讀命令。當(dāng)CPU執(zhí)行輸入指令時(shí)，該信號(hào)有效，把所選中的I/O端口中的數(shù)據(jù)讀到數(shù)據(jù)總線上。DMA控制器也可使該信號(hào)有效。IBM PC 總線的信號(hào)線-3q7、IOW ( O ) 低電平有效I/O寫命令。當(dāng)CPU執(zhí)行輸出指令時(shí)，該信號(hào)有效，把數(shù)據(jù)總線上的數(shù)據(jù)寫到所選中的 I/O端口中，DMA控制器也

10、可使該信號(hào)有效。q8、IRQ2IRQ7 ( I )6級(jí)中斷請(qǐng)求信號(hào)，要求由低到高的上升沿有效。8259A中斷控制器共有8個(gè)中斷請(qǐng)求輸入端IR0IR7，其中IR0和IR1被系統(tǒng)板占用，分別用于時(shí)鐘和鍵盤中斷，其余6個(gè)中斷請(qǐng)求輸入端IR0IR7引到62芯總線上，分別對(duì)應(yīng)于IRQ2IRQ7。這些信號(hào)都由I/O設(shè)備送到8259A，通過8259A向CPU提出中斷請(qǐng)求，其中IRQ2優(yōu)先級(jí)最高，IRQ7最低。IBM PC 總線的信號(hào)線-4q9、DRQ1DRQ3 ( I )DMA請(qǐng)求信號(hào)。這些信號(hào)由DMA控制器8237A-5產(chǎn)生，由于8237A-5有4個(gè)DMA通道，它們能產(chǎn)生4路DMA請(qǐng)求信號(hào)DREQ0DRE

11、Q3，其中DREQ0為系統(tǒng)板所用，用來對(duì)動(dòng)態(tài)RAM進(jìn)行刷新，其余3個(gè)信號(hào)DREQ1DREQ3引到62芯總線上，分別對(duì)應(yīng)于DRQ1DRQ3，用來響應(yīng)外設(shè)的DMA請(qǐng)求或?qū)U(kuò)展槽中的動(dòng)態(tài)RAM進(jìn)行刷新。q10、AEN ( O )地址允許信號(hào)。它由8237A-5輸出，當(dāng)它有效時(shí)，迫使CPU讓出對(duì)總線的控制權(quán)，而由DMA控制器來控制地址總線、數(shù)據(jù)總線和控制總線。IBM PC 總線的信號(hào)線-5q11、T/C ( O )計(jì)數(shù)結(jié)束信號(hào)。當(dāng)DMA控制器的通道計(jì)數(shù)達(dá)到終點(diǎn)時(shí)，T/C線上產(chǎn)生有效的高電平脈沖，通知外設(shè)，DMA傳送已經(jīng)結(jié)束。q12、RESET DRV ( O )系統(tǒng)總清信號(hào)。該信號(hào)有效時(shí)，使系統(tǒng)各部件

12、復(fù)位。q13、IO CH CK ( I ) 低電平有效I/O通道奇偶校驗(yàn)信號(hào)。當(dāng)它為低電平時(shí)，表示I/O通道上的擴(kuò)展存儲(chǔ)器的奇偶校驗(yàn)有錯(cuò)，使CPU進(jìn)入不可屏蔽中斷(NMI)。IBM PC 總線的信號(hào)線-6q14、I/O CH RDY ( I )I/O通道準(zhǔn)備好信號(hào)，平常為高電平。一些慢速的存儲(chǔ)器或I/O設(shè)備可通過將該信號(hào)變?yōu)榈碗娖絹硎笴PU或DMA控制器插入等待周期，從而延長存儲(chǔ)器周期或I/O周期。此信號(hào)為低電平的時(shí)間不得超過10個(gè)時(shí)鐘周期。q15、OSC ( O )晶體振蕩信號(hào)。它的頻率為14.31818MHz，周期為70ns，占空比為1/2。q16、CLK ( O )系統(tǒng)時(shí)鐘信號(hào)。該信號(hào)由

13、OSC信號(hào)經(jīng)8284A時(shí)鐘產(chǎn)生器三分頻后得到，頻率為4.77MHz，周期為210ns，占空比為1/3，其中高電平占1/3，低電平占2/3。IBM PC 總線的信號(hào)線-7q17、CARD SLCTD ( O ) 低電平有效插件板選中信號(hào)，接插件板的B8引腳。在62芯I/O通道中，J8槽與J1J7槽略有些區(qū)別，在J1J7的I/O通道中，B8引腳是備用線，它們被連在一起，但系統(tǒng)不使用它。在J8槽中，B8為插件板選中信號(hào)，當(dāng)該信號(hào)為低電平時(shí)，J8被選中，CPU可讀取J8槽上的適配器。q18、 +5V -5V +12V -12V電源線，其中+5V使用2個(gè)引腳，其余均用一個(gè)引腳。7.2.2 ISA總線n

14、ISA總線具有24位的地址線，可直接尋址的內(nèi)存容量為16MB，具有8/16位數(shù)據(jù)線，最高時(shí)鐘頻率8.33MHz，最大數(shù)據(jù)傳輸率16.67MB/s，采用開放式總線結(jié)構(gòu)，允許多個(gè)CPU共享系統(tǒng)資源。nISA總線是286時(shí)代所定義的8/16位總線，雖然傳輸速度不快，但是這個(gè)規(guī)格已經(jīng)有十多年的歷史，相關(guān)設(shè)計(jì)技術(shù)、器件都十分充足，而且能支持ISA總線的計(jì)算機(jī)主板也是最多的。目前不少Pentium 主板上仍保留有一到兩個(gè)ISA擴(kuò)充插槽。16位ISA總線插槽示意圖8位插槽擴(kuò)展插槽16位插槽A1A31B1B31C18D18C1D1138.5 mm2.54mm焊接面焊接面元件面元件面元件面元件面焊接面焊接面16

15、位ISA總線插卡的焊接面16位ISA總線插卡的元件面8位與16位ISA總線槽的比較16位ISA總線引腳圖（1/3）16位ISA總線引腳圖（2/3）16位ISA總線引腳圖（3/3）DACK0DRQ0GNDMASTERD4D5D6D7D8D9D10D11D12D13D14D15D16D17D18+5VC4C5C6C7C8C9C10C11C12C13C14C15C16C17C18SD12SD13SD14SD15焊接面焊接面元件面元件面LA21LA20LA19LA18LA17MEMWSD8SD9SD10SD11MEM CS16I/O CS16IRQ10D1D2D3C1C2C3SBHELA23LA22M

16、EMRIRQ11IRQ12IRQ13IRQ14DACK5DRQ5DACK6DRQ6DACK7DRQ780386微機(jī)有多個(gè)ISA總線插槽帶有ISA插槽的Pentium 3主板無ISA插槽的Pentium 4主板7.2.3 EISA總線nEISA總線在結(jié)構(gòu)上與ISA兼容，保護(hù)了原有投資。同時(shí)又充分發(fā)揮32位微處理器的功能。nEISA總線支持32位地址，可尋址4GB地址空間，32位數(shù)據(jù)寬度，工作頻率為8.3MHz，數(shù)據(jù)傳輸率可達(dá)33MB/s。n由于EISA總線插槽要兼顧ISA和EISA兩種插板，故在EISA總線插槽外觀上與ISA總線插槽等長寬高，而內(nèi)部采用雙層引腳結(jié)構(gòu)，兩層引腳之間由定位鍵限位，使上

17、層引腳與ISA插板上的“金手指”接觸，下層引腳與EISA插板上的“金手指”接觸。EISA擴(kuò)展槽示意圖1ISA卡ISA卡EISAEISA擴(kuò)展槽擴(kuò)展槽ISA卡的擋塊ISA卡的擋塊EISA擴(kuò)展槽示意圖2EISA卡EISA卡EISAEISA擴(kuò)展槽擴(kuò)展槽ISA卡的擋塊ISA卡的擋塊KeyEISA總線引腳圖（1/3）EISA總線引腳圖（2/3）EISA總線引腳圖（3/3）DRQ0GNDMASTER+5V焊接面焊接面元件面元件面IRQ10IRQ11IRQ12IRQ13IRQ14DRQ5DRQ6DRQ7D4D5D6D7D8D9D10D11D12D13D14D15D16D17D18D1D2D3C4C5C6C7C

18、8C9C10C11C12C13C14C15C16C17C18C1C2C3DACK0MEM CS16I/O CS16DACK5DACK6DACK7D12D13D14D15LA21LA20LA19LA18LA17D8D9D10D11LA23LA22SBHEMEMRMEMWLA6LA5+5VLA2(KEY)D16D18GNDD23D24GNDD27(KEY)D29+5V+5VLA8D21MACKnLA7GNDLA4LA3GNDD17D19D22GNDD25D26D28(KEY)GNDD30D31(KEY)D20MREQn7.2.4 STD總線nSTD總線是國際上流行的一種用于工業(yè)控制的標(biāo)準(zhǔn)微機(jī)總線，于1987年被批準(zhǔn)為IEEE961標(biāo)準(zhǔn)。nSTD總線采用公共母板結(jié)構(gòu)，即STD總線布置在一塊母板(底扳)上，板上安裝若干個(gè)插座，插座對(duì)應(yīng)引腳都是連到同一根總線信號(hào)線上。系統(tǒng)采用模塊式結(jié)構(gòu)，各種功能模塊(如CPU模塊、存儲(chǔ)器模塊、圖形顯示模塊、A/D模塊、D/A模塊、開關(guān)量I/O模塊，等等)都按標(biāo)準(zhǔn)的插件尺寸制造。nSTD總