譯碼器和數(shù)據(jù)選擇器實(shí)驗(yàn)報(bào)告_第1頁
譯碼器和數(shù)據(jù)選擇器實(shí)驗(yàn)報(bào)告_第2頁
譯碼器和數(shù)據(jù)選擇器實(shí)驗(yàn)報(bào)告_第3頁
譯碼器和數(shù)據(jù)選擇器實(shí)驗(yàn)報(bào)告_第4頁
譯碼器和數(shù)據(jù)選擇器實(shí)驗(yàn)報(bào)告_第5頁
已閱讀5頁，還剩14頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、12級電子信息工程譯碼器和數(shù)據(jù)選擇器朱加熊1片1片1片1片按表 3. 1 分別置位實(shí)驗(yàn)?zāi)康?、 熟悉集成譯碼器和數(shù)據(jù)選擇器。2、 掌握集成譯碼器和數(shù)據(jù)選擇器的應(yīng)用。3、 學(xué)習(xí)組合邏輯電路的設(shè)計(jì)。實(shí)驗(yàn)儀器及材料1、 雙蹤示波器2、 器件:74LS00二輸入端四“與非”門74LS20四輸入端雙“與非”門74LS139雙2-4先譯碼器74LS153雙4選1數(shù)據(jù)選擇器實(shí)驗(yàn)容1、譯碼器邏輯功能測試將74LS139譯碼器按圖3.1接線,輸入電平，填輸出狀態(tài)表。仿真結(jié)果YOXLC174LS139DOOOOOOOO出®DOO 00 1002 003 004 0。5 006變換io|i r AlBE?

2、支尸a嗎AlB t 1 oi1111區(qū)BCDE0000010100111001。1110111A|5t=D-A|BfNANDY1Y2邏輯變揆器oooooooo00000010010011002D10000301110041001005101100611010071111ABCDEFGH孌換Y3XLC1邏輯受拯器施g000 0010 02 003 004 005 006 0070000010100111001011101111 11 C1 11 1出00000000UAECDEFGH.2、譯碼器轉(zhuǎn)換將雙2-4線譯碼器轉(zhuǎn)換為3-8譯碼器。(1)、畫出轉(zhuǎn)換電路圖。(2)、在試驗(yàn)箱上接線并驗(yàn)證設(shè)計(jì)是否

3、正確。(3)、設(shè)計(jì)并填寫該3-8線譯碼器邏輯功能表，畫出輸入、輸出波形。電路圖邏輯功能表ABCY000Y0001Y1010Y2011Y3100Y4101Y5110Y6111Y7注：表中Y=Yi輸出值為13、數(shù)據(jù)選擇表示Yi=O,其余器的測試及應(yīng)、將雙4選1數(shù)據(jù)選擇器74LS153參照圖3.2接線,測試其邏輯功能并填寫功能表3.2.(2)、將試驗(yàn)箱上4個(gè)不同頻率的脈沖信號(hào)接到數(shù)據(jù)選擇器4個(gè)輸入端，將選擇端置位，使輸入端分別觀察到4種不同頻率的脈沖信號(hào)。(3)、分析上述實(shí)驗(yàn)結(jié)果并總結(jié)數(shù)據(jù)選擇器的作用。XLC1OABU16?； 1CD1Y2CD2C12C22C3&TZoAA1E74LS153

4、N邏輯功能表輸出控制選擇端數(shù)據(jù)輸入端輸出EAlA2D3D2DiDoYHXXXXXXLLLLXXXLLLLLXXXHHLLHXXLXLLLHXXHXHLHLXLXXLLHLXHXXHLHHLXXXLLHHHXXXH4、應(yīng)用設(shè)計(jì)(1)、用2-4線譯碼器74LS139和少量邏輯門設(shè)計(jì)一個(gè)一位全減器。列出真值表和卡諾圖，畫出原理圖，在實(shí)驗(yàn)箱上接線并驗(yàn)證設(shè)計(jì)是否正確。(2)、用4選1數(shù)據(jù)選擇器74LS153和少量邏輯門設(shè)計(jì)一個(gè)1位全加器。列出真值表和卡諾圖，畫出邏輯圖，在實(shí)驗(yàn)箱上接線并驗(yàn)證設(shè)計(jì)是否正確。全減器邏輯功能表AnBnCnCn+1Dn0000000111010110111010001101001

5、1000原理圖XLC1全減器原理圖仿真結(jié)果Cn+1OOOOOOOOHGFECB點(diǎn)|=nu1J11-nWonu1o1c1c1o1ro011oo1T-OODO1111u123£557ooooooocooooooooODDOOI002003004005OGG00700000I01001110010111011101101001ooooooooABCDEFGH全加器邏輯功能表AiBiCiCi+iSi0000000101010010111010001101101101011111原理圖U3A74LS00N仿真結(jié)果Ci+1XLC1BiAiU174LS153N全加器原理圖SiCH1邏輯激器？XLClooooooooABCDEFGH000000001001002010003011004100005101006110007111邏輯變換器-XLC1出oooooooo00000000010011002010100301100041001005101000611000071111A B C D E F G H組合邏輯電路的設(shè)計(jì)方法1.進(jìn)行邏輯抽象1）確定輸入變量和輸出變量；2

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論