晶體管開關(guān)與邏輯門電路_第1頁
晶體管開關(guān)與邏輯門電路_第2頁
晶體管開關(guān)與邏輯門電路_第3頁
晶體管開關(guān)與邏輯門電路_第4頁
晶體管開關(guān)與邏輯門電路_第5頁
已閱讀5頁,還剩18頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、晶體管開關(guān)與邏輯門電路晶體管開關(guān)與邏輯門電路 補(bǔ)充資料補(bǔ)充資料 數(shù)字集成電路絕大多數(shù)都是由雙極型二極管、三數(shù)字集成電路絕大多數(shù)都是由雙極型二極管、三極管或單極型場(chǎng)效應(yīng)管組成。這些晶體管大部分工作在極管或單極型場(chǎng)效應(yīng)管組成。這些晶體管大部分工作在導(dǎo)通和截止?fàn)顟B(tài),相當(dāng)于開關(guān)的導(dǎo)通和截止?fàn)顟B(tài),相當(dāng)于開關(guān)的“接通接通”和和“斷開斷開” 。晶體管門電路晶體管門電路( (分立元件分立元件) ) 集成電路集成電路 (TTL(TTL和和MOS)MOS)可編程邏輯器件可編程邏輯器件(CPLD、FPGA)數(shù)字?jǐn)?shù)字電路電路一、二極管的特性一、二極管的特性 ( (一一) P) P型半導(dǎo)體型半導(dǎo)體 、N N型半導(dǎo)體型半

2、導(dǎo)體 (二)(二)PNPN結(jié)的形成及特性結(jié)的形成及特性 (三)(三)PNPN結(jié)的單向?qū)щ娦越Y(jié)的單向?qū)щ娦酝饧诱螂妷和饧诱螂妷?外加反向電壓外加反向電壓 (三)(三)PNPN結(jié)的單向?qū)щ娦越Y(jié)的單向?qū)щ娦远O管的結(jié)構(gòu)和符號(hào)二極管的結(jié)構(gòu)和符號(hào)部分二極管實(shí)物部分二極管實(shí)物 (四)、晶體二極管靜態(tài)開關(guān)特性(四)、晶體二極管靜態(tài)開關(guān)特性 1. 1. 二極管正向?qū)〞r(shí)的特點(diǎn)及導(dǎo)通條件二極管正向?qū)〞r(shí)的特點(diǎn)及導(dǎo)通條件 A.A.V VONON :門檻電壓或稱閾值電壓、開啟電壓門檻電壓或稱閾值電壓、開啟電壓 B.B.V VD D :導(dǎo)導(dǎo)通壓降通壓降 C:導(dǎo)通條件:導(dǎo)通條件:VVD (0.7V)被視為硅二極管導(dǎo)

3、通的條件被視為硅二極管導(dǎo)通的條件二極管伏安特性曲線二極管伏安特性曲線D:導(dǎo)通狀態(tài):二極管正向?qū)〞r(shí),相當(dāng)于一個(gè)具有:導(dǎo)通狀態(tài):二極管正向?qū)〞r(shí),相當(dāng)于一個(gè)具有0.7V壓降的閉合開關(guān)。壓降的閉合開關(guān)。二極管正向?qū)〞r(shí)的等效電路二極管正向?qū)〞r(shí)的等效電路2. 2. 二極管截止時(shí)的特點(diǎn)及截止條件二極管截止時(shí)的特點(diǎn)及截止條件 A. 截止條件:截止條件:v vD D V VONON ,實(shí)際:實(shí)際:v vD00,保證二極管可靠截止,保證二極管可靠截止 C. V VZ Z :二極管的反向擊穿電壓:二極管的反向擊穿電壓 二極管截止二極管截止時(shí)的等效電路時(shí)的等效電路B.截止?fàn)顟B(tài):雖然有很小的截止?fàn)顟B(tài):雖然有很小

4、的Is反相漏電流,一般反相漏電流,一般二極管可以相二極管可以相當(dāng)于一個(gè)斷開的開關(guān)當(dāng)于一個(gè)斷開的開關(guān)(二)、晶體二極管動(dòng)態(tài)開關(guān)特性(二)、晶體二極管動(dòng)態(tài)開關(guān)特性 動(dòng)態(tài)過程(過渡過程):二極管導(dǎo)通和截止之間轉(zhuǎn)換過程動(dòng)態(tài)過程(過渡過程):二極管導(dǎo)通和截止之間轉(zhuǎn)換過程。t re反向恢復(fù)時(shí)間:二極管反向恢復(fù)時(shí)間:二極管從導(dǎo)通到截止所需時(shí)間。從導(dǎo)通到截止所需時(shí)間。 二極管兩端輸入電壓的頻二極管兩端輸入電壓的頻率過高,以至輸入負(fù)電壓率過高,以至輸入負(fù)電壓的持續(xù)時(shí)間小于它的反向的持續(xù)時(shí)間小于它的反向恢復(fù)時(shí)間時(shí),二極管將失恢復(fù)時(shí)間時(shí),二極管將失去其單向?qū)щ娦?。去其單向?qū)щ娦浴?(一)三極管基本結(jié)構(gòu)及符號(hào)(一)三

5、極管基本結(jié)構(gòu)及符號(hào)BECNNP基極基極發(fā)射極發(fā)射極集電極集電極NPN型型PNP集電極集電極基極基極發(fā)射極發(fā)射極BCEPNP型型二、二、 雙極型晶體三極管雙極型晶體三極管(BJT)(BJT)的開關(guān)特性的開關(guān)特性 BECNNP基極基極發(fā)射極發(fā)射極集電極集電極基區(qū):較薄,基區(qū):較薄,摻雜濃度低摻雜濃度低集電區(qū):集電區(qū):面積較大面積較大發(fā)射區(qū):摻發(fā)射區(qū):摻雜濃度較高雜濃度較高BECNNP基極基極發(fā)射極發(fā)射極集電極集電極發(fā)射結(jié)發(fā)射結(jié)集電結(jié)集電結(jié) 三極管具有飽和、放大和截止三種工作狀態(tài),三極管具有飽和、放大和截止三種工作狀態(tài),在數(shù)字電路中,靜態(tài)主要工作于飽和和截止?fàn)顟B(tài)在數(shù)字電路中,靜態(tài)主要工作于飽和和截止

6、狀態(tài) 。NPNNPN型硅三極管開關(guān)電路及其特性型硅三極管開關(guān)電路及其特性 (二)、三極管的截止?fàn)顟B(tài)和可靠截止的條件(二)、三極管的截止?fàn)顟B(tài)和可靠截止的條件 當(dāng)當(dāng)v vI I很小,如很小,如v vI I0.5V=IBS 或者或者 iC= ICS (ICS= IBS) (四)、三極管開關(guān)的過渡開關(guān)特性(四)、三極管開關(guān)的過渡開關(guān)特性 ton = td +tr ton開通時(shí)間開通時(shí)間, 建立基區(qū)電荷時(shí)間建立基區(qū)電荷時(shí)間 toff = ts +tf toff關(guān)斷時(shí)間,關(guān)斷時(shí)間,存儲(chǔ)電荷消散時(shí)間存儲(chǔ)電荷消散時(shí)間 td:延遲時(shí)間,上升到延遲時(shí)間,上升到0.1Icmaxtr:上升時(shí)間,上升時(shí)間, 0.1Ic

7、max到到0.9Icmaxts:存儲(chǔ)時(shí)間,下降到存儲(chǔ)時(shí)間,下降到0.9Icmaxtf:下降時(shí)間,下降到下降時(shí)間,下降到0.1Icmax開關(guān)時(shí)間為納秒級(jí),它限制了開關(guān)時(shí)間為納秒級(jí),它限制了三極管開關(guān)的工作速度三極管開關(guān)的工作速度三三 基本邏輯門電路基本邏輯門電路 (一)、二極管與門及或門電路(一)、二極管與門及或門電路 1. 二極管二極管“與與”門電路門電路 D1 On,D2 On D1 On,D2 Off D1 Off,D2 On D1 On,D2 On 0 (0.7V) 0 (0.7V) 0 (0.7V) 1 (3.7V) 2. 2. 二極管二極管“或或”門電路門電路 BAYD1 On D2

8、 OnD1 Off D2 OnD1 On D2 OffD1 On D2 On0 ( -0.7V) 1 (2.3V) 1 (2.3V) 1 (2.3V) 3. BJT3. BJT反相器非門反相器非門 電路電路R1DR2AF+12V +3V三極管非門三極管非門uA uF 3V 0.3 0V 3.7 嵌位二極管嵌位二極管AF T 飽和飽和D 截止截止 T 截止截止D 導(dǎo)通導(dǎo)通R1DR2F+12V +3V三極管非門三極管非門D1D2AB+12V二極管與門二極管與門與非門與非門DTL門電路門電路四四 TTLTTL門電路門電路晶體管門電路晶體管門電路( (分立元件分立元件) ) 集成電路集成電路 (TTL

9、(TTL和和MOS)MOS)可編程邏輯器件可編程邏輯器件(CPLD、FPGA)數(shù)字?jǐn)?shù)字電路電路集成電路優(yōu)點(diǎn)集成電路優(yōu)點(diǎn): :體積小、耗電少、重量輕、可靠性高等。體積小、耗電少、重量輕、可靠性高等。 RTL(Resister-Transistor Logic)電阻晶體管邏輯;)電阻晶體管邏輯;DTL(Diode-Transistor Logic)二極管晶體管邏輯;)二極管晶體管邏輯;HTL(High-Threshold Logic)高閾值邏輯;)高閾值邏輯;TTL(Transistor -Transistor Logic)晶體管晶體管邏輯;)晶體管晶體管邏輯;ECL(Emitter Coupled Logic)發(fā)射極耦合邏輯

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論