可編程邏輯器件實(shí)驗(yàn)大綱

1、VHDL與可編程邏輯器件實(shí)驗(yàn)教學(xué)大綱實(shí)驗(yàn)名稱(chēng)：VHDL與可編程邏輯器件實(shí)驗(yàn)學(xué) 時(shí)：24學(xué)時(shí)適用專(zhuān)業(yè)：自動(dòng)化、測(cè)控技術(shù)與儀器、電子信息工程、通信工程執(zhí) 筆 人：吳愛(ài)平、薛俊審 定 人：佘新平一、實(shí)驗(yàn)的目的與任務(wù)通過(guò)本實(shí)驗(yàn)的訓(xùn)練，使學(xué)生對(duì)使用計(jì)算機(jī)和EDA工具進(jìn)行電路的設(shè)計(jì)和仿真有一定的了解，讓學(xué)生基本掌握EDA設(shè)計(jì)技術(shù)的基本過(guò)程和方法。為以后從事數(shù)字電路的設(shè)計(jì)打下一定的實(shí)踐基礎(chǔ)。二、教學(xué)基本要求以提高學(xué)生實(shí)際工程設(shè)計(jì)能力為目的，通過(guò)實(shí)驗(yàn)，使學(xué)生熟悉一種EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)的使用；掌握VHDL語(yǔ)言的程序結(jié)構(gòu)、基本描述語(yǔ)句及描述方法；熟練掌握可編程邏輯器件開(kāi)發(fā)設(shè)計(jì)的方法和技巧。掌握小型數(shù)字系統(tǒng)的VHD

2、L設(shè)計(jì)技術(shù)，獲得現(xiàn)代硬件數(shù)字電路的軟件化設(shè)計(jì)方法。三、實(shí)驗(yàn)項(xiàng)目與類(lèi)型序號(hào)實(shí)驗(yàn)項(xiàng)目學(xué)時(shí)實(shí)驗(yàn)性質(zhì)備注演示驗(yàn)證設(shè)計(jì)綜合必做選做1EDA設(shè)計(jì)軟件及實(shí)驗(yàn)平臺(tái)的熟悉與使用22數(shù)字邏輯基本符號(hào)元件實(shí)驗(yàn)23組合邏輯電路設(shè)計(jì)實(shí)驗(yàn)24時(shí)序邏輯電路設(shè)計(jì)實(shí)驗(yàn)25數(shù)字鐘設(shè)計(jì)86交通燈控制電路設(shè)計(jì)8四、實(shí)驗(yàn)教學(xué)內(nèi)容及學(xué)時(shí)分配實(shí)驗(yàn)一 EDA設(shè)計(jì)軟件及實(shí)驗(yàn)平臺(tái)的熟悉與使用 (2學(xué)時(shí))1、目的要求熟悉EDA設(shè)計(jì)軟件及實(shí)驗(yàn)平臺(tái)的使用，掌握詳細(xì)的CPLD/FPGA的設(shè)計(jì)流程。2、方法原理 參考EDA軟件使用說(shuō)明書(shū)和EDA實(shí)驗(yàn)箱說(shuō)明書(shū)，學(xué)會(huì)軟件包使用和實(shí)驗(yàn)箱操作。3、主要實(shí)驗(yàn)儀器及材料實(shí)驗(yàn)箱（配備Altera公司的EP2C5下載板）

3、。4、掌握要點(diǎn)掌握EDA軟件設(shè)計(jì)流程，重點(diǎn)是圖形編輯、文本編輯、時(shí)序編輯及編譯、下載等操作方法。5、實(shí)驗(yàn)內(nèi)容(1) 使用圖形編輯方法設(shè)計(jì)一個(gè)1位的全加器；(2) 使用文本編輯方法設(shè)計(jì)一個(gè)4輸入端的與非門(mén)；(3) 對(duì)以上兩種方法設(shè)計(jì)的結(jié)果分別進(jìn)行仿真；(4) 將全加器和與非門(mén)分別下載到實(shí)驗(yàn)箱上，并驗(yàn)證結(jié)果；(5) 完成實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)二 數(shù)字邏輯基本符號(hào)元件實(shí)驗(yàn) (2學(xué)時(shí))1、目的要求學(xué)會(huì)制作基本元件符號(hào)，為后面的實(shí)驗(yàn)打下基礎(chǔ)。2、方法原理 通過(guò)回顧數(shù)字電路的一些基本知識(shí)點(diǎn),利用VHDL語(yǔ)言或圖形編輯方法設(shè)計(jì)基本的門(mén)電路、觸發(fā)器、編碼器，將其下載到實(shí)驗(yàn)箱上，用開(kāi)關(guān)做輸入控制，發(fā)光二極管做輸出結(jié)果顯

4、示，驗(yàn)證結(jié)果是否正確，并將其生成符號(hào)文件，為以后層次設(shè)計(jì)做準(zhǔn)備。3、主要實(shí)驗(yàn)儀器及材料實(shí)驗(yàn)箱（配備Altera公司的EP2C5下載板）。4、掌握要點(diǎn)熟練設(shè)計(jì)數(shù)字電路中的各種基本單元器件。5、實(shí)驗(yàn)內(nèi)容(1) 根據(jù)數(shù)字電路中的電路圖原理設(shè)計(jì)采用圖形編輯法和VHDL語(yǔ)言設(shè)計(jì)基本門(mén)電路；(2) 使用VHDL語(yǔ)言設(shè)計(jì)4線(xiàn)2線(xiàn)編碼器；(3) 將以上設(shè)計(jì)內(nèi)容下載到實(shí)驗(yàn)箱，驗(yàn)證結(jié)果；(4) 將以上設(shè)計(jì)內(nèi)容分別生成符號(hào)元件；(5) 完成實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)三 組合邏輯電路設(shè)計(jì)實(shí)驗(yàn) (2學(xué)時(shí))1、目的要求掌握用VHDL語(yǔ)言設(shè)計(jì)組合邏輯電路的各種方法。2、方法原理通過(guò)給定邏輯功能描述和邏輯表達(dá)式兩種情況，分別使用VHDL

5、語(yǔ)言設(shè)計(jì)組合電路。3、主要實(shí)驗(yàn)儀器及材料實(shí)驗(yàn)箱（配備Altera公司的EP2C5下載板）。4、掌握要點(diǎn)掌握組合邏輯電路的分析方法和VHDL硬件描述語(yǔ)言中邏輯表達(dá)式的設(shè)計(jì)方法。5、實(shí)驗(yàn)內(nèi)容(1) 分析七段代碼譯碼器的功能，利用VHDL語(yǔ)言設(shè)計(jì)；(2) 根據(jù)邏輯表達(dá)式，利用VHDL語(yǔ)言設(shè)計(jì)一個(gè)邏輯函數(shù)發(fā)生器；(3) 將以上設(shè)計(jì)內(nèi)容下載到實(shí)驗(yàn)箱，驗(yàn)證結(jié)果；(4) 完成實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)四 時(shí)序邏輯電路設(shè)計(jì)實(shí)驗(yàn) (2學(xué)時(shí))1、目的要求 了解時(shí)序電路的經(jīng)典設(shè)計(jì)方法。了解通用同步計(jì)數(shù)器、異步計(jì)數(shù)器的使用方法。了解用同步計(jì)數(shù)器通過(guò)清零法和預(yù)置法得到循環(huán)任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。2、方法原理 利用基本D觸發(fā)器、J

6、K觸發(fā)器和一般邏輯門(mén)的符號(hào)元件，采用VHDL語(yǔ)言設(shè)計(jì)各種功能的計(jì)數(shù)器。3、主要實(shí)驗(yàn)儀器及材料實(shí)驗(yàn)箱（配備Altera公司的EP2C5下載板）。4、掌握要點(diǎn)各種功能計(jì)數(shù)器的設(shè)計(jì)方法。5、實(shí)驗(yàn)內(nèi)容(1) 用D觸發(fā)器設(shè)計(jì)異步四位二進(jìn)制加法計(jì)數(shù)器;(2) 用JK 觸發(fā)器設(shè)計(jì)異步四位二進(jìn)制減法計(jì)數(shù)器;(3) 用74LS161兩個(gè)宏連接成八位二進(jìn)制同步計(jì)數(shù)器;(4) 用74LS161清零和置數(shù)法組成六進(jìn)制和十二進(jìn)制計(jì)數(shù)器。(5) 將以上設(shè)計(jì)內(nèi)容下載到實(shí)驗(yàn)箱，驗(yàn)證結(jié)果；完成實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)五 數(shù)字鐘設(shè)計(jì) (8學(xué)時(shí))1、目的要求掌握多位計(jì)數(shù)器相連的設(shè)計(jì)方法；掌握十進(jìn)制、六十進(jìn)制、二十四進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法；掌握

7、喇叭的驅(qū)動(dòng)方法；掌握可編程邏輯器件的層次化設(shè)計(jì)方法。2、方法原理在同一塊FPGA芯片EP2C5上設(shè)計(jì)集成了如下電路模塊：時(shí)鐘計(jì)數(shù)： 秒60進(jìn)制BCD碼計(jì)數(shù)； 分60進(jìn)制BCD碼計(jì)數(shù)；時(shí)24進(jìn)制BCD碼計(jì)數(shù)；同時(shí)整個(gè)計(jì)數(shù)器有清零，調(diào)分，調(diào)時(shí)功能。在接近整點(diǎn)時(shí)間能提供報(bào)時(shí)信號(hào)；有驅(qū)動(dòng)8位七段共陰極掃描數(shù)碼管的片選驅(qū)動(dòng)信號(hào)輸出和七段字行譯碼輸出；喇叭在整點(diǎn)時(shí)有報(bào)時(shí)驅(qū)動(dòng)信號(hào)產(chǎn)生。3、主要實(shí)驗(yàn)儀器及材料實(shí)驗(yàn)箱（配備Altera公司的EP2C5下載板）。4、掌握要點(diǎn)小型數(shù)字系統(tǒng)的層次化設(shè)計(jì)方法，特別是元件例化語(yǔ)句的使用方法。5、實(shí)驗(yàn)內(nèi)容(1) 具有時(shí)、分、秒計(jì)數(shù)顯示功能，以24小時(shí)循環(huán)計(jì)時(shí)；(2) 具有清

8、零，調(diào)節(jié)小時(shí)、分鐘的功能；(3) 具有整點(diǎn)報(bào)時(shí)功能；(4) 下載到實(shí)驗(yàn)箱，驗(yàn)證設(shè)計(jì)結(jié)果；完成設(shè)計(jì)報(bào)告。實(shí)驗(yàn)六 交通燈控制電路設(shè)計(jì) (8學(xué)時(shí))1、目的要求 學(xué)習(xí)小型數(shù)字系統(tǒng)的設(shè)計(jì)方法；掌握VHDL語(yǔ)言的層次化設(shè)計(jì)方法。2、方法原理 能顯示十字路口東西、南北兩個(gè)方向的紅、黃、綠燈的指示狀態(tài)；用兩組紅、黃、綠三色燈作為兩個(gè)方向的紅、黃、綠燈。能實(shí)現(xiàn)正常的倒計(jì)時(shí)功能以及用兩組數(shù)碼管作為東西和南北方向的倒計(jì)時(shí)顯示。3、主要實(shí)驗(yàn)儀器及材料實(shí)驗(yàn)箱（配備Altera公司的EP2C5下載板）。4、掌握要點(diǎn) 用VHDL語(yǔ)言設(shè)計(jì)符合上述功能要求的交通燈控制器，熟練掌握層次化設(shè)計(jì)方法。5、實(shí)驗(yàn)內(nèi)容(1) 畫(huà)出頂層原理圖；(2) 寫(xiě)出各功能模塊的VHDL語(yǔ)言源程序；(3) 仿真設(shè)計(jì)內(nèi)容，對(duì)照各個(gè)燈的時(shí)序分析電路工作原理；(4) 下載到實(shí)驗(yàn)箱，驗(yàn)證