半導(dǎo)體制造工藝流程

1、LOGO集團(tuán)文件發(fā)布號(hào)：（9816-UATWWMWUBWUNNINNULDQQTY半導(dǎo)體制造工藝流程N(yùn)型硅：摻入V族元素-磷P、神As、銖SbP型硅：摻入III族元素一稼Ga、硼B(yǎng)PN結(jié)：半導(dǎo)體元件制造過程可分為前段(FrontEnd)制程晶圓處理制程(WaferFabrication；簡(jiǎn)稱 WaferFab)晶圓針測(cè)制程(WaferProbe)；後段(BackEnd)構(gòu)裝(Packaging)、測(cè)試制程(InitialTestandFinalTest)一、晶圓處理制程晶圓處理制程之主要工作為在矽晶圓上制作電路與電子元件(如電 晶體、電容體、邏輯閘等)，為上述各制程中所需技術(shù)最復(fù)雜且資金投 入

2、最多的過程，以微處理器(Microprocessor)為例，其所需處理步驟 可達(dá)數(shù)百道，而其所需加工機(jī)臺(tái)先進(jìn)且昂貴，動(dòng)輒數(shù)千萬一臺(tái)，其所需 制造環(huán)境為為一溫度、濕度與含塵(Particle)均需控制的無塵室 (Clean-Room),雖然詳細(xì)的處理程序是隨著產(chǎn)品種類與所使用的技術(shù) 有關(guān)；不過其基本處理步驟通常是晶圓先經(jīng)過適當(dāng)?shù)那逑?Cleaning) 之後，接著進(jìn)行氧化(Oxidation)及沈積，最後進(jìn)行微影、蝕刻及離子 植入等反覆步驟，以完成晶圓上電路的加工與制作。二、晶圓針測(cè)制程經(jīng)過WaferFab之制程後，晶圓上即形成一格格的小格，我們稱之為 晶方或是晶粒（Die）,在一般情形下，同一

3、片晶圓上皆制作相同的晶 片，但是也有可能在同一片晶圓上制作不同規(guī)格的產(chǎn)品；這些晶圓必須 通過晶片允收測(cè)試，晶粒將會(huì)一一經(jīng)過針測(cè)（Probe）儀器以測(cè)試其電氣 特性，而不合格的的晶粒將會(huì)被標(biāo)上記號(hào)（InkDot）,此程序即稱之為 晶圓針測(cè)制程（WaferProbe）。然後晶圓將依晶粒為單位分割成一粒粒 獨(dú)立的晶粒三、IC構(gòu)裝制程IC構(gòu)裝制程（Packaging）:利用塑膠或陶瓷包裝晶粒與配線以成積 體電路目的：是為了制造出所生產(chǎn)的電路的保護(hù)層，避免電路受到機(jī)械性 刮傷或是高溫破壞。半導(dǎo)體制造工藝分類半導(dǎo)體制造工藝分類一雙極型IC的基本制造工藝：A在元器件間要做電隔離區(qū)（PN結(jié)隔離、全介質(zhì)隔離及P

4、N結(jié)介質(zhì)混 合隔離）ECL （不摻金）（非飽和型）、TTL/DTL （飽和型）、STTL （飽和型）B在元器件間自然隔離I2L （飽和型）半導(dǎo)體制造工藝分類二M0SIC的基本制造工藝:根據(jù)柵工藝分類A鋁柵工藝B硅柵工藝其他分類1、（根據(jù)溝道）PMOS、NMOS、CMOS2、（根據(jù)負(fù)載元件）E/R、E/E、E/D半導(dǎo)體制造工藝分類三Bi-CMOS工藝：A以CMOS工藝為基礎(chǔ)P阱N阱B以雙極型工藝為基礎(chǔ)雙極型集成電路和MOS集成電路優(yōu)缺點(diǎn)半導(dǎo)體制造環(huán)境要求主要污染源：微塵顆粒、中金屬離子、有機(jī)物殘留物和鈉離子等輕 金屬例子。超凈間：潔凈等級(jí)主要由微塵顆粒數(shù)/m3半導(dǎo)體元件制造過程前段（FrontE

5、nd）制程前工序晶圓處理制程（WaferFabrication；簡(jiǎn)稱 WaferFab）典型的PN結(jié)隔離的摻金TTL電路工藝流程橫向晶體管刨面圖縱向晶體管刨面圖NPN晶體管刨面圖1. 襯底選擇lOQ.cmlll 晶向，偏離 2O5O? P 型 Si P晶圓（晶片）晶圓（晶片）的生產(chǎn)由砂即（二氧化硅）開始，經(jīng)由 電弧爐的提煉還原成冶煉級(jí)的硅，再經(jīng)由鹽酸氯化，產(chǎn)生三氯化硅，經(jīng) 蒸飾純化后，透過慢速分解過程，制成棒狀或粒狀的多晶硅。一般 晶圓制造丿，將多晶硅融解后，再利用硅晶種慢慢拉出單晶硅晶棒。一 支85公分長(zhǎng)，重76. 6公斤的8寸硅晶棒，約需2天半時(shí)間長(zhǎng)成。經(jīng)研 磨、拋光、切片后，即成半導(dǎo)體之

6、原料晶圓片第一次光刻一 N+埋層擴(kuò)散孔1。減小集電極串聯(lián)電阻2。減小寄生PNP管的影響外延層淀積lo VPE （Vaporousphaseepitaxy）氣相外延生長(zhǎng)硅SiC14+H2-*Si+HCl2。氧化TepiXjc+Xmc+TBL-up+tepi-ox第二次光刻一P+隔離擴(kuò)散孔在襯底上形成孤立的外延層島，實(shí)現(xiàn)元件的隔離.第三次光刻一 P型基區(qū)擴(kuò)散孔決定NPN管的基區(qū)擴(kuò)散位置范圍第四次光刻一 N+發(fā)射區(qū)擴(kuò)散孔集電極和N型電阻的接觸孔，以及外延層的反偏孔。AlN-Si 歐姆接觸：ND1019cm-3,第五次光刻一引線接觸孔第六次光刻一金屬化內(nèi)連線：反刻鋁CMOS工藝集成電路CMOS集成電路

7、工藝-以P阱硅柵CMOS為例lo光刻1-一阱區(qū)光刻，刻出阱區(qū)注入孔CMOS集成電路工藝-以P阱硅柵CMOS為例2。阱區(qū)注入及推進(jìn)，形成阱區(qū)CMOS集成電路工藝-以P阱硅柵CMOS為例3o去除Si02,長(zhǎng)薄氧，長(zhǎng)Si3N4CMOS集成電路工藝-以P阱硅柵CMOS為例4O光II-一有源區(qū)光刻CMOS集成電路工藝-以P阱硅柵CMOS為例5。光IIIN管場(chǎng)區(qū)光刻，N管場(chǎng)區(qū)注入，以提高場(chǎng)開啟，減少閂 鎖效應(yīng)及改善阱的接觸。CMOS集成電路工藝-以P阱硅柵CMOS為例6o光IIIN管場(chǎng)區(qū)光刻，刻出N管場(chǎng)區(qū)注入孔；N管場(chǎng)區(qū)注入。CMOS集成電路工藝-以P阱硅柵CMOS為例7。光IV-p管場(chǎng)區(qū)光刻，p管場(chǎng)區(qū)注

8、入，調(diào)節(jié)PMOS管的開啟電 壓，生長(zhǎng)多晶硅。CMOS集成電路工藝-以P阱硅柵CMOS為例8o光V-一多晶硅光刻，形成多晶硅柵及多晶硅電阻CMOS集成電路工藝-以P阱硅柵CMOS為例9o光VI-一P+區(qū)光刻，P+區(qū)注入。形成PMOS管的源、漏區(qū)及P+保 護(hù)環(huán)。CMOS集成電路工藝-以P阱硅柵CMOS為例10o光VIIN管場(chǎng)區(qū)光刻，N管場(chǎng)區(qū)注入，形成NMOS的源、漏區(qū)及 N+保護(hù)環(huán)。CMOS集成電路工藝-以P阱硅柵CMOS為例llo長(zhǎng)PSG （磷硅玻璃）。CMOS集成電路工藝-以P阱硅柵CMOS為例12。光刻VID一-引線孔光刻。CMOS集成電路工藝-以P阱硅柵CMOS為例13o光刻IX-引線孔光

9、刻（反刻AL）。晶圓材料（Wafer）圓晶是制作矽半導(dǎo)體IC所用之矽晶片，狀似圓形，故稱晶圓。材料 是矽,IC （IntegratedCircuit）廠用的矽晶片即為矽晶體,因?yàn)檎?片的矽晶片是單一完整的晶體，故又稱為單晶體。但在整體固態(tài)晶體 內(nèi)，眾多小晶體的方向不相，則為復(fù)晶體（或多晶體）。生成單晶體或 多晶體與晶體生長(zhǎng)時(shí)的溫度，速率與雜質(zhì)都有關(guān)系。一般清洗技術(shù)光學(xué)顯影光學(xué)顯影是在感光膠上經(jīng)過曝光和顯影的程序，把光罩上的圖形轉(zhuǎn) 換到感光膠下面的薄膜層或硅晶上。光學(xué)顯影主要包含了感光膠涂布、 烘烤、光罩對(duì)準(zhǔn)、曝光和顯影等程丿宇。曝光方式:紫外線、X射線、電子束、極紫外蝕刻技術(shù)(EtchingT

10、echnology )蝕刻技術(shù)(EtchingTechnology)是將材料使用化學(xué)反應(yīng)物理撞擊作 用而移除的技術(shù)?？梢苑譃椋簼裎g刻(wetetching):濕蝕刻所使用的是化學(xué)溶液，在經(jīng)過化學(xué)反 應(yīng)之後達(dá)到蝕刻的目的.乾蝕刻(dryetching):乾蝕刻則是利用一種電漿蝕刻(plasmaetching)。電漿蝕刻中蝕刻的作用，可能是電漿中離子撞擊晶 片表面所產(chǎn)生的物理作用，或者是電漿中活性自由基(Radical)與晶片 表面原子間的化學(xué)反應(yīng)，我至也可能是以上兩者的復(fù)合作用。現(xiàn)在主要應(yīng)用技術(shù):等離子體刻蝕常見濕法蝕刻技術(shù)CVD化學(xué)氣相沉積是利用熱能、電漿放電或紫外光照射等化學(xué)反應(yīng)的方式，在反

11、應(yīng)器 內(nèi)將反應(yīng)物(通常為氣體)生成固態(tài)的生成物，并在晶片表面沉積形成 穩(wěn)定固態(tài)薄膜(film)的一種沉積技術(shù)。CVD技術(shù)是半導(dǎo)體IC制程中運(yùn) 用極為廣泛的薄膜形成方法，如介電材料(dielectrics)、導(dǎo)體或半導(dǎo) 體等薄膜材料兒乎都能用CVD技術(shù)完成?；瘜W(xué)氣相沉積CVD化學(xué)氣相沉積技術(shù)常用的CVD技術(shù)有：（1）常壓化學(xué)氣相沈積（APCVD）；（2）低 壓化學(xué)氣相沈積（LPCVD）；（3）電漿輔助化學(xué)氣相沈積（PECVD） J較為常見的CVD薄膜包括有：二氣化硅（通常直接稱為氧化層） 氮化硅多晶硅耐火金屬與這類金屬之其硅化物物理氣相沈積（PVD）主要是一種物理制程而非化學(xué)制程。此技術(shù)一般使用

12、氮等鈍氣，藉 由在高真空中將氮離子加速以撞擊濺鍍靶材后，可將靶材原子一個(gè)個(gè)濺 擊出來，并使被濺擊出來的材質(zhì)（通常為鋁、鈦或其合金）如雪片般沉 積在晶圓表面。PVD以真空、測(cè)射、離子化或離子束等方法使純金屬揮 發(fā)，與碳化氫、氮?dú)獾葰怏w作用，加熱至400600C （約13小時(shí)） 後，蒸鍍碳化物、氮化物、氧化物及硼化物等1lOum厚之微細(xì)粒狀薄 膜，PVD可分為三種技術(shù)：（1）蒸鍍（Evaporation） ； （2）分子束磊晶成 長(zhǎng)（MolecularBeamEpitaxy； MBE） ； （3）濺鍍（Sputter）解離金屬電漿（淘氣鬼）物理氣相沉積技術(shù)解離金屬電漿是最近發(fā)展出來的物理氣相沉積技

13、術(shù)，它是在目標(biāo)區(qū) 與晶圓之間，利用電漿，針對(duì)從目標(biāo)區(qū)濺擊出來的金屬原子，在其到達(dá) 晶圓之前，加以離子化。離子化這些金屬原子的目的是，讓這些原子帶 有電價(jià)，進(jìn)而使其行進(jìn)方向受到控制，讓這些原子得以垂直的方向往晶 圓行進(jìn)，就像電漿蝕刻及化學(xué)氣相沉積制程。這樣做可以讓這些金屬原 子針對(duì)極窄、極深的結(jié)構(gòu)進(jìn)行溝填，以形成極均勻的表層，尤其是在最 底層的部份。離子植入（Ionlmplant ）離子植入技術(shù)可將摻質(zhì)以離子型態(tài)植入半導(dǎo)體組件的待定區(qū)域上， 以獲得精確的電子特性。這些離子必須先被加速至具有足夠能量與速 度，以穿透（植入）薄膜，到達(dá)預(yù)定的植入深度。離子植入制程可對(duì)植 入?yún)^(qū)內(nèi)的摻質(zhì)濃度加以精密控制。

14、基本上，此摻質(zhì)濃度（劑量）系由離 子束電流（離子束內(nèi)之總離子數(shù)）與掃瞄率（晶圓通過離子束之次數(shù)） 來控制，而離子植入之深度則由離子束能量之大小來決定?；瘜W(xué)機(jī)械研磨技術(shù)化學(xué)機(jī)械研磨技術(shù)（化學(xué)機(jī)器磨光，CMP）兼具有研磨性物質(zhì)的機(jī)械 式研磨與酸堿溶液的化學(xué)式研磨兩種作用，可以使晶圓表面達(dá)到全面性 的平坦化，以利后續(xù)薄膜沉積之進(jìn)行。在CMP制程的硬設(shè)備中，研磨頭 被用來將晶圓壓在研磨墊上并帶動(dòng)晶圓旋轉(zhuǎn)，至于研磨墊則以相反的方 向旋轉(zhuǎn)。在進(jìn)行研磨時(shí)，由研磨顆粒所構(gòu)成的研漿會(huì)被置于晶圓與研磨 墊間。影響CMP制程的變量包括有：研磨頭所施的壓力與晶圓的平坦 度、晶圓與研磨墊的旋轉(zhuǎn)速度、研漿與研磨顆粒的化學(xué)

15、成份、溫度、以 及研磨墊的材質(zhì)與磨損性等等。制程監(jiān)控量測(cè)芯片內(nèi)次微米電路之微距，以確保制程之正確性。一般而言， 只有在微影圖案（照相平版印刷的patterning）與后續(xù)之蝕刻制程執(zhí)行 后，才會(huì)進(jìn)行微葩的量測(cè)。光罩檢測(cè)（Retical檢查）光罩是高精密度的石英平板，是用來制作晶圓上電子電路圖像，以 利集成電路的制作。光罩必須是完美無缺，才能呈現(xiàn)完整的電路圖像， 否則不完整的圖像會(huì)被復(fù)制到晶圓上。光罩檢測(cè)機(jī)臺(tái)則是結(jié)合影像掃描 技術(shù)與先進(jìn)的影像處理技術(shù)，捕捉圖像上的缺失。當(dāng)晶圓從一個(gè)制程往 下個(gè)制程進(jìn)行時(shí)，圖案晶圓檢測(cè)系統(tǒng)可用來檢測(cè)出晶圓上是否有瑕疵包 括有微塵粒子、斷線、短路、以及其它各式各樣的

16、問題。此外，對(duì)己印 有電路圖案的圖案晶圓成品而言，則需要進(jìn)行深次微米范圍之瑕疵檢 測(cè)。一般來說，圖案晶圓檢測(cè)系統(tǒng)系以白光或雷射光來照射晶圓表面。 再由一或多組偵測(cè)器接收自晶圓表面繞射出來的光線，并將該影像交由 高功能軟件進(jìn)行底層圖案消除，以辨識(shí)并發(fā)現(xiàn)瑕疵。銅制程技術(shù)在傳統(tǒng)鋁金屬導(dǎo)線無法突破瓶頸之情況下，經(jīng)過多年的研究發(fā)展， 銅導(dǎo)線已經(jīng)開始成為半導(dǎo)體材料的主流，由于銅的電阻值比鋁還小，因 此可在較小的面積上承載較大的電流，讓廠商得以生產(chǎn)速度更快、電路 更密集，且效能可提升約30-40%的芯片。亦由于銅的抗電子遷移(電版 移民)能力比鋁好，因此可減輕其電移作用，提高芯片的可靠度。在半 導(dǎo)體制程設(shè)備

17、供貨商中，只有應(yīng)用材料公司能提供完整的銅制程全方位 解決方案與技術(shù)，包括薄膜沉積、蝕刻、電化學(xué)電鍍及化學(xué)機(jī)械研磨 等。半導(dǎo)體制造過程構(gòu)裝(Packaging) : IC構(gòu)裝依使用材料可分為陶瓷(ceramic)及 塑膠(plastic )兩種，而目前商業(yè)應(yīng)用上則以塑膠構(gòu)裝為主。以塑膠構(gòu) 裝中打線接合為例，其步驟依序?yàn)榫懈?diesaw)、黏晶(diemount/diebond)、焊線(wirebond)、封膠(mold)、剪切/成形(trim/form)、印字(mark)、電鍍(plating)及檢驗(yàn)(inspection) 等。測(cè)試制程(InitialTestandFinalTest)1

18、晶片切割(DieSaw)2 黏晶(DieBond)黏晶之目的乃將一顆顆之晶粒置於導(dǎo)線架上并以銀膠(epoxy)黏著 固定。黏晶完成後之導(dǎo)線架則經(jīng)由傳輸設(shè)備送至彈匣(magazine)內(nèi)， 以送至下一制程進(jìn)行焊線。3 焊線(WireBond)IC構(gòu)裝制程(Packaging)則是利用塑膠或陶瓷包裝晶粒與配線以成 積體電路(IntegratedCircuit；簡(jiǎn)稱IC),此制程的目的是為了制造出 所生產(chǎn)的電路的保護(hù)層，避免電路受到機(jī)械性刮傷或是高溫破壞。最後 整個(gè)積體電路的周圍會(huì)向外拉出腳架(Pin),稱之為打線，作為與外界 電路板連接之用。4 封膠(Mold)封膠之主要目的為防止?jié)駳庥赏獠壳秩搿⒁詸C(jī)械方式支持導(dǎo)線、內(nèi) 部產(chǎn)生熱量之去除及提供能夠手持之形體。其過程為將導(dǎo)線架置於框架 上并預(yù)熱，再將框架置於壓模機(jī)上的構(gòu)裝模上，再以樹脂充填并待硬 化。5 剪切/成形(Trim/Form)剪切之目的為將導(dǎo)線架上構(gòu)裝完成之晶粒獨(dú)立分開，并把不需要的 連接用材料及部份凸出之樹脂切除(dejunk) o成形之目的則是將外引 腳壓成各種預(yù)先設(shè)計(jì)好之形狀，以便於裝置於電路版