基于FPGA交通信號燈控制器

1、PLD與現(xiàn)代傳感技術(shù)應(yīng)用課程論文 基于FPGA的交通信號燈的設(shè)計學(xué) 院： 電信學(xué)院 專 業(yè)： 控制理論與控制工程 姓 名： 于洪軍 基于FPGA的交通信號燈的設(shè)計于洪軍（遼寧科技大學(xué) 電信學(xué)院， 電信2010）摘要： 交通燈控制系統(tǒng)通常需要實現(xiàn)自動控制路口紅綠燈的變化, 基于FPGA設(shè)計的交通燈控制系統(tǒng)具有電路簡單、可靠性強、運算速度高的特點。系統(tǒng)通過功能擴展、接口擴展可同時控制多個路口的紅綠燈變換, 并實現(xiàn)具有根據(jù)需要實時快速擦寫應(yīng)用程序的功能。利用Quar tus I I 軟件平臺對設(shè)計系統(tǒng)進行仿真,。仿真結(jié)果表明系統(tǒng)能夠自動控制交通燈轉(zhuǎn)變。關(guān)鍵詞:交通燈控制; FPGA; VHDL;仿真

2、0 引言 可編程邏輯設(shè)計是近年來在電子設(shè)計領(lǐng)域中出現(xiàn)的一門新技術(shù), 它把復(fù)雜的數(shù)字系統(tǒng)轉(zhuǎn)化為用一兩個可編程邏輯器件即可實現(xiàn)的片上系統(tǒng); 把系統(tǒng)的新?lián)Q代轉(zhuǎn)化為簡單的在系統(tǒng)編程設(shè)計; 把后期的系統(tǒng)調(diào)試轉(zhuǎn)移到設(shè)計實現(xiàn)之前在計算機上進行的時序仿真 1 。這種新的技術(shù)將使硬件設(shè)計向軟件化方向發(fā)展, 大大簡化數(shù)字系統(tǒng)的開發(fā)過程, 使數(shù)字系統(tǒng)不再需要大量不同種類的芯片及芯片之間的復(fù)雜連線, 不再需要一次又一次地調(diào)試硬件電路并反復(fù)修改、制作電路。有效地減少系統(tǒng)體積, 增加系統(tǒng)的可靠性, 而且縮短開發(fā)周期,降低研制成本 2 ?；贔PGA ( Field Programmable Gates Array) 的設(shè)

3、計具有串、并行工作方式和高速、高可靠性、規(guī)模大、設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定等優(yōu)點, 因而在電子系統(tǒng)中得到廣泛應(yīng)用 3 。 本文利用VHDL 4 硬件描述語言, 以及SOPC 嵌入式系統(tǒng)設(shè)計, 并通過QuartusII軟件和Altera 公司的Cyclone 系列FPGA 完成了交通燈控制系統(tǒng)的設(shè)計,并對結(jié)果進行了模擬仿真。隨著社會經(jīng)濟的發(fā)展, 城市交通問題越來越引起人們的關(guān)注。人、車、路三者關(guān)系的協(xié)調(diào), 已成為交通管理部門需要解決的重要問題之一 5 。城市交通控制系統(tǒng)是用于城市交通數(shù)據(jù)監(jiān)測、交通信號燈控制與交通疏導(dǎo)的計算機綜合管理系統(tǒng), 它是現(xiàn)代交

4、通監(jiān)管系統(tǒng)的重要組成部分, 本文應(yīng)用FPGA 設(shè)計實現(xiàn)交通燈控制功能。1設(shè)計要求所設(shè)計的交通信號燈控制電路, 主要適用于在兩條干道匯合點形成的十字交叉路口, 路口設(shè)計兩組紅綠燈分別對兩個方向上的交通運行狀態(tài)進行管理。燈亮?xí)r序如圖1 所示, 當(dāng)B方向的紅燈亮?xí)r, A方向?qū)?yīng)綠燈亮, 由綠燈轉(zhuǎn)換成紅燈的過渡階段黃燈亮, 即B方向紅燈亮的時間等于A方向綠燈和黃燈亮的時間之和。同理, 當(dāng)A方向的紅燈變亮?xí)r, B 方向的交通燈也遵循此規(guī)則。當(dāng)出現(xiàn)特殊情況時, 各方向上均亮紅燈。特殊運行狀態(tài)結(jié)束后, 控制器恢復(fù)原來的狀態(tài), 繼續(xù)運行。圖1 交通燈設(shè)計要求2 交通燈設(shè)計總體框圖啟動交通燈首先將開關(guān) rest

5、由低電平狀態(tài)置為高電平狀態(tài)（復(fù)位信號，低電平時有效），則系統(tǒng)就會進入穩(wěn)定的工作狀態(tài)。A、B兩路交通燈。初始狀態(tài)為A綠燈亮，B紅燈亮。15 秒后 ,A黃燈亮，B紅燈亮。5秒后，A紅燈亮，B綠燈亮。15之后，A紅燈亮，B黃燈亮。如此反復(fù)循環(huán)。 圖2 交通燈設(shè)計總體框圖 3 軟件流程圖及程序交通燈信號： CLK:時鐘脈沖; (如圖2所示) 。主控制電路設(shè)計程序如下: LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;use ieee.std_logic_arith.all;ENTITY fz1 ISPOR

6、T( clk : IN STD_LOGIC; rest : in std_logic; r0,y0,g0,r1,y1,g1: out std_logic);END ENTITY fz1;ARCHITECTURE behavioral OF fz1 ISconstant yellow_time : integer:=5;constant green_time : integer:=15;constant red_time : integer:=20;signal p,f : integer range 0 to 3;signal clk_500 :std_logic;BEGIN process(

7、clk) variable load_A,load_B :integer; begin if rest='0' then f<=0;load_A:=green_time;load_B:=red_time; r0<='0'y0<='0'g0<='1' r1<='1'y1<='0'g1<='0' elsif clk'event and clk='1' then case f is when 0=>if load_A=

8、0 then load_A:=yellow_time;f<=1; else load_A:=load_A-1; -A路綠燈時間，循環(huán)等待 r0<='0'y0<='0'g0<='1'-A路綠燈 r1<='1'y1<='0'g1<='0'-B路紅燈 end if; when 1=>if load_A=0 then load_B:=green_time;f<=2; else load_A:=load_A-1; -黃燈時間 r0<='0&#

9、39;y0<='1'g0<='0'-A路黃燈 r1<='1'y1<='0'g1<='0'-B路紅燈 end if; when 2=>if load_B=0 then load_B:=yellow_time;f<=3; else load_B:=load_B-1; -綠燈時間 r0<='1'y0<='0'g0<='0' -A路紅燈 r1<='0'y1<='0'g1&l

10、t;='1' -B路綠燈 end if; when 3=>if load_B=0 then load_A:=green_time;f<=0; else load_B:=load_B-1; -黃燈時間 r0<='1'y0<='0'g0<='0' -A路紅燈 r1<='0'y1<='1'g1<='0' -B路黃燈 end if; when others=>r0<='1'y0<='0'g0&l

11、t;='0'r1<='1'y1<='0'g1<='0' end case; end if; end process ;end behavioral; 4 程序仿真圖 圖3 功能仿真啟動狀態(tài)圖說明:圖3為交通燈由啟動到穩(wěn)定的時序仿真圖。交通燈程序首先Rest由低電平置高低電平。初始狀態(tài)為r0= 0，y0=0,g0=1；r1=1,y1=0,g1=0即，A路綠燈亮，B路紅燈亮。在 5ns處rest=1,進入啟動狀態(tài)。Load_A(初始值為green_time)開始計時（load_A=load_A-1）。 圖4 穩(wěn)定運行

12、狀態(tài)圖說明：如圖，50ns后，系統(tǒng)進入穩(wěn)定運行狀態(tài)。r0= 0，y0=0,g0=1；r1=1,y1=0,g1=0。即A路綠燈亮，B路紅燈亮，15s(15個clk周期)r0= 0，y0=1,g0=0；r1=1,y1=0,g1=0即A黃燈亮，B黃燈亮。循環(huán)5s后，r0= 1，y0=0,g0=0；r1=0,y1=0,g1=1，即A紅燈亮B綠燈亮。循環(huán)15s后進入狀態(tài)r0= 1，y0=0,g0=0；r1=0,y1=1,g1=0即A紅燈亮,B黃燈亮,循環(huán)5s。依此方式，循環(huán)反復(fù)運行，完成交通燈控制功能。5 結(jié)語VHDL 語言可用簡潔明確的代碼描述來進行復(fù)雜邏輯的設(shè)計 ,使用靈活方便 ,易于設(shè)計結(jié)果的交流 ,保存和重用。EDA 技術(shù)徹底改變了數(shù)字系統(tǒng)的設(shè)計方法和實現(xiàn)手段 ,借助于硬件描述語言的國際標(biāo)準(zhǔn)VHDL 和強大的 EDA 工具 ,隨著 VHDL 語言使用范圍的日益擴大 ,必將給硬件設(shè)計領(lǐng)域帶來巨大的改革。 參考文獻1Misubishi Semiconductor.PM50RSA120 Data Sheetcommon/cfm/ePartProfile.cfm