FET的工作原理

1、J-FET：結(jié)構(gòu)：N溝道JFET的結(jié)構(gòu)剖面圖工作原理：N溝道和P溝道結(jié)型場(chǎng)效應(yīng)管的工作原理完全相同，現(xiàn)以N溝道結(jié)型場(chǎng)效應(yīng)管為例，分析其工作原理。N溝道結(jié)型場(chǎng)效應(yīng)管工作時(shí)，也需要外加如圖1所示的偏置電壓，即在柵-源極間加一負(fù)電壓(vGS<0)，使柵-源極間的P+N結(jié)反偏，柵極電流iG0，場(chǎng)效應(yīng)管呈現(xiàn)很高的輸入電阻(高達(dá)108W左右)。在漏-源極間加一正電壓(vDS>0)，使N溝道中的多數(shù)載流子電子在電場(chǎng)作用下由源極向漏極作漂移運(yùn)動(dòng)，形成漏極電流iD。iD的大小主要受柵-源電壓vGS控制，同時(shí)也受漏-源電壓vDS的影響。因此，討論場(chǎng)效應(yīng)管的工作原理就是討論柵-源電壓vGS對(duì)漏極電流iD

2、（或溝道電阻）的控制作用，以及漏-源電壓vDS對(duì)漏極電流iD的影響。1vGS對(duì)溝道電阻及iD的控制作用(a) vGS=0的情況 (b) VP<vGS<0的情況vGSVP2vDS對(duì)iD的影響(a)vDS<vGS-VP的情況 (b)vDS=vGS-VP的情況(c)vDS>vGS-VP的情況VP的含義：由于耗盡層中沒有載流子，因此這時(shí)漏-源極間的電阻將趨于無窮大，即使加上一定的電壓vDS，漏極電流iD也將為零。這時(shí)的柵-源電壓稱為夾斷電壓，用VP表示。MESFET：MESFET的工作原理與JFET基本相同, 但是有兩點(diǎn)差異:a）在短溝道(0.52m) GaAs-MESFET中

3、, 速度飽和模型能較好地描述I-V特性(雖然飽和機(jī)理是由于谷間躍遷而引起的速度飽和，但與Si和SiC等的MESFET相同，都將產(chǎn)生偶極疇并使電流飽和)；b）對(duì)于柵長<0.5m的GaAs-MESFET, 由于GaAs中電子的能量弛豫時(shí)間>>動(dòng)量弛豫時(shí)間，則電子的輸運(yùn)將是瞬態(tài)的, 有明顯的速度過沖效應(yīng)(對(duì)短溝道Si器件, 無明顯的速度過沖)。MOSFET：結(jié)構(gòu)圖：圖3 圖4工作原理：要使增強(qiáng)型N溝道MOSFET工作，要在G、S之間加正電壓VGS及在D、S之間加正電壓VDS，則產(chǎn)生正向工作電流ID。改變VGS的電壓可控制工作電流ID。如圖所示（上面）。 若先不接VGS(即VGS=0

4、)，在D與S極之間加一正電壓VDS，漏極D與襯底之間的PN結(jié)處于反向，因此漏源之間不能導(dǎo)電。如果在柵極G與源極S之間加一電壓VGS。此時(shí)可以將柵極與襯底看作電容器的兩個(gè)極板，而氧化物絕緣層作為電容器的介質(zhì)。當(dāng)加上VGS時(shí)，在絕緣層和柵極界面上感應(yīng)出正電荷，而在絕緣層和P型襯底界面上感應(yīng)出負(fù)電荷(如圖3)。這層感應(yīng)的負(fù)電荷和P型襯底中的多數(shù)載流子(空穴)的極性相反，所以稱為“反型層”，這反型層有可能將漏與源的兩N型區(qū)連接起來形成導(dǎo)電溝道。當(dāng)VGS電壓太低時(shí)，感應(yīng)出來的負(fù)電荷較少，它將被P型襯底中的空穴中和，因此在這種情況時(shí)，漏源之間仍然無電流ID。當(dāng)VGS增加到一定值時(shí)，其感應(yīng)的負(fù)電荷把兩個(gè)分離

5、的N區(qū)溝通形成N溝道，這個(gè)臨界電壓稱為開啟電壓(或稱閾值電壓、門限電壓)，用符號(hào)VT表示(一般規(guī)定在ID=10uA時(shí)的VGS作為VT)。當(dāng)VGS繼續(xù)增大，負(fù)電荷增加，導(dǎo)電溝道擴(kuò)大，電阻降低，ID也隨之增加，并且呈較好線性關(guān)系，（如圖所示）。此曲線稱為轉(zhuǎn)換特性。因此在一定范圍內(nèi)可以認(rèn)為，改變VGS來控制漏源之間的電阻，達(dá)到控制ID的作用。 由于這種結(jié)構(gòu)在VGS=0時(shí)，ID=0，稱這種MOSFET為增強(qiáng)型。另一類MOSFET，在VGS=0時(shí)也有一定的ID(稱為IDSS)，這種MOSFET稱為耗盡型。它的結(jié)構(gòu)（如圖所示），它的轉(zhuǎn)移特性如圖6所示。VP為夾斷電壓(ID=0)。 耗盡型與增強(qiáng)型主要區(qū)別是在制造SiO2絕緣層中有大量的正離子，使在P型襯底的界面上感應(yīng)出較多的負(fù)電荷，即在兩個(gè)N型區(qū)中間的P型硅內(nèi)形成一N型硅薄層而形成一導(dǎo)電溝道，所以在VGS=0時(shí)，