用改進的預分頻器和前置放大器實現(xiàn)低相位噪聲的CMOS頻率合成器

1、    用改進的預分頻器和前置放大器實現(xiàn)低相位噪聲的CMOS頻率合成器        周忠玲，李冬梅 時間:2008年03月11日     字 體: 大 中 小        關鍵詞:        摘 要：關鍵詞： 頻率合成器? DMP? PLL? 前置放大器? 分頻器? 低相

2、位噪聲?在CMOS收發(fā)器中，片上低噪聲頻率合成器的設計最為重要，由于無線通信系統(tǒng)中的信道間隔很接近，應用 在無線收發(fā)器中的RF頻率合成器有著嚴格的頻率指標與相位噪聲指標23?1 分頻器的設計1.1 DMP分頻器介紹在頻率合成器中，當輸入信號的頻率很高、不可能用一 個完全可編程的分頻器來實現(xiàn)所需的分頻數(shù)時，可以使用一個高速的、有固定分頻數(shù)的預分頻器來進行預分頻，以降低信號的頻率。 為了解決固定分頻數(shù)引起的頻率分辨率以及低參考頻率問題，可采用DMP技術1，此技術增加了控制電路，原理如圖2。 此種結構的預分頻器可工作在Np+1和Np兩種分頻方式下，再結合兩個可編程計數(shù)器Pulse和Swallow，可

3、實現(xiàn)不同的整系數(shù)N的分頻， 總的分頻數(shù)可計算如下：目前普遍應用的DMP技術有兩種:移相結構與傳統(tǒng)結構。移相技術相位的超前或滯后可改變分頻數(shù),原理如圖3 。如果將圖3中的F4之后的分頻器的N取值為8，則可實現(xiàn)32/33的分頻；如果再在前級加上一個2分頻電路，則可實現(xiàn)（64/66） 分頻。當此DMP與Pulse計數(shù)器和Swallow計數(shù)器一起構成分頻器時，分頻數(shù)N的計算公式變?yōu)椋篘=2(P×Np+S） （2）移相技術結構明顯速度較快。需要注意的問題是：當移相電路工作時，信號F4在相位轉換時刻會產(chǎn)生尖峰，嚴重 時會影響分頻電路的正確性。解決方法是在1/N電路和相位控制模塊中采用同步計數(shù)器，

4、使相位選擇信號與時鐘信號同步，并降低相 位選擇控制信號的斜率。但是上述結構存在一個無法克服的噪聲問題，相位噪聲參數(shù)很高，系統(tǒng)很不穩(wěn)定，系統(tǒng)鎖定時在頻 譜圖上能看到接近20db的邊帶噪聲。采用傳統(tǒng)結構的DMP分頻器增加了控制電路來改變工作模式。圖4為傳統(tǒng)128/129 DMP 分頻器結構的框圖，其中/32分頻模塊包括5個/2分頻電路。4/5分頻結構中包含著與邏輯，將會增加額外延，因而此結構工作速度較 移相結構慢，如果/2分頻電路的速度不夠快，將制約其高頻性能。1.2 分頻器結構的改進針對低頻噪聲問題，預分頻器可采用差分輸入結構，但是以犧牲功耗為代 價的。在雙端輸入的預分頻器的設計中，關鍵是要根據(jù)

5、模式的不同來選擇64/66分頻，系統(tǒng)中每一個單元都是模擬輸入。系統(tǒng)能否在 64、66分頻之間轉換，關鍵在于實現(xiàn)與功能的模塊能否正常工作。當mode1時，DN端輸入使M1管不工作，電路實現(xiàn)的是正常的64分 頻；當mode0時，DN端輸入有效脈沖，迫使分頻輸出由64變到66。實現(xiàn)與功能的模塊如圖5。實現(xiàn)的是兩個模擬信號A、B與的功能。 調整電阻的值與電流源的電流使輸出信號的幅度達到下一級差分輸入幅度的要求，YA×B。2 前置放大器設計 前置放大器在整個系統(tǒng)中起著很重要的作用，它決定著反饋到輸入端的頻率能否正確分頻，進而影響系統(tǒng)參數(shù)的 準確性。雙端電路有單端電路達不到的優(yōu)點，它具有很高的帶

6、寬和靈敏度，對后端電路輸入差分對管的驅動能力沒有很嚴格 的要求，即它可提供大的輸出擺幅。輸入端到電源與地的電容可以減少低頻噪聲即電源抑制能力強。整流結構可以保證在電源電壓變 化時，工作管的正確輸出，但是它的電路結構復雜，占面積大，需要的成本高。雙端差分結構前置放大器4如圖6所示，輸入信號經(jīng)過RC網(wǎng)絡濾波后進入第一級輸入差分對管，第一級差分 對管選用的是最常使用也是最簡單的一種負反饋結構。這種結構包括一個簡單的反向放大器，并且在柵漏之間接上一個反饋電阻R，R 值一般很大。它的存在有幾個重要的功能：在分析電路的直流特性時，漏端的電壓等于柵端的電壓，保證可輸入管一直處于飽和狀態(tài) ，不需要其他器件來提

7、供偏置。第一級的增益Agm(R1|R2|ro1)，如果選擇 R2的值遠遠大于R1的值，則它對電路的AC中心帶寬增益的影響就會減少。 CMRR=20log|gm1(ro2|ro4)×2gm4ro6|(4) 采用源共柵電流源可以大大增加CMRR。當高頻工作時差分輸入對管M1、M2源到地的電容決定著電流源的輸出阻抗，這使CMRR 隨著頻率的增加而減少。在此采用的是寬擺幅的共源共柵結構，使共源共柵結構中共源管的源漏間的電壓盡可能的小，但又不至于使 其進入三極管區(qū)。通過減少偏置電流可以減少溫度與1/f輸入噪聲。增加M3、M4相對于M1、M2的管長可使輸入或輸出的1/f噪聲更主要 地依賴于M1，

8、M2。調制器的存在可以提高電路正的PSRR值，同時串連結構的有源電流源可以提高負的PSRR值。調制器產(chǎn)生的 調制電壓直接給后面各級供電，但是它的存在使得當?shù)碗妷狠斎霑r，調制電壓降得太低，導致后續(xù)電路無法正常工作，因此需要控制 調制電壓，使之在電源電壓變化時穩(wěn)定在一個固定值之上，保護管M1便起到這樣的作用。輸入信號經(jīng)過匹配網(wǎng)絡產(chǎn)生差分信 號，如圖6輸入部分所示。差分信號由A、B兩個端點產(chǎn)生。A點的頻率特性為二階低通特性，B點的頻率特性為一階低通特性。調節(jié)C1 、C2、C3、C4、C5的值，可以改善AC特性，匹配網(wǎng)絡還可以起到濾除噪聲的作用。3 具體實現(xiàn)及測試結果 采用TSMC 0.35m CMO

9、S工藝實現(xiàn)了基于改進DMP分頻器和改進的前置放大器的頻率合成器，測試結果如表1所示。 圖7所示為相位噪聲測試結果。從測試結果圖可以看出系統(tǒng)在頻率偏離10kHz點相位噪聲達到107.04dBc/Hz,在頻率偏離100kHz點相 位噪聲達到124.60dBc/Hz，頻率調制偏移量FM Deviation22Hz，較好地符合了設計要求。該系統(tǒng)可以達到快速鎖定的要求。本論文工作實現(xiàn)了基于改進DMP分頻器和改進的前置放大器的頻率合成器。具有20MHz920MHz的工作頻率，該頻率合成器的參考 頻率、輸出頻率和電荷泵電流的大小可以通過串行接口進行控制，而且輸出信號具有較高的頻率穩(wěn)定性和較好的頻譜純度，具有低相 位噪聲以及快速鎖定的優(yōu)點。參考文獻1 CRANINCKX J，STEYAERT M.Wireless cmos frequency synthesizer design.Kluwer Academic Publishers.2 THOMAS H.Pub L.The design of cmos radio-frequency integrated circuits.House of electronics indu