線陣CCD驅(qū)動(dòng)的FPGA時(shí)序設(shè)計(jì)

1、中國(guó)海洋大學(xué)2007級(jí)電子信息科學(xué)與技術(shù) 線陣 CCD 驅(qū)動(dòng)的FPGA時(shí)序設(shè)計(jì)實(shí)驗(yàn)組成員：袁航 周杰 趙寧 楊劍波 摘要：CCD，英文全稱：Charge-coupled Device，中文全稱：電荷耦合元件?？梢苑Q為CCD圖像傳感器。CCD是一種半導(dǎo)體器件，能夠把光學(xué)影像轉(zhuǎn)化為數(shù)字信號(hào)。 CCD上植入的微小光敏物質(zhì)稱作像素（Pixel）。一塊CCD上包含的像素?cái)?shù)越多，其提供的畫面分辨率也就越高。CCD的作用就像膠片一樣，但它是把圖像像素轉(zhuǎn)換成數(shù)字信號(hào)。CCD上有許多排列整齊的電容，能感應(yīng)光線，并將影像轉(zhuǎn)變成數(shù)字信號(hào)。由于CCD的轉(zhuǎn)換效率、信噪比等光電特性只有在合適的時(shí)序驅(qū)動(dòng)下才能達(dá)到設(shè)計(jì)所規(guī)定

2、的最佳值，輸出穩(wěn)定可靠的信號(hào)，因此，驅(qū)動(dòng)電路的設(shè)計(jì)也就成為其應(yīng)用中的關(guān)鍵問(wèn)題之一。關(guān)鍵詞：CCD；時(shí)序；驅(qū)動(dòng)仿真一、實(shí)驗(yàn)設(shè)計(jì)要求 設(shè)計(jì)一線陣CCD驅(qū)動(dòng)時(shí)鐘，用一輸入的clk,驅(qū)動(dòng)CCD、AD、FIFO組成的整個(gè)CCD系統(tǒng)，并要求有一個(gè)復(fù)位端reset。二、實(shí)驗(yàn)?zāi)康?本實(shí)驗(yàn)主要是設(shè)計(jì)基于FPGA設(shè)計(jì)線陣CCD器件復(fù)雜驅(qū)動(dòng)電路和整個(gè)CCD的電子系統(tǒng)控制邏輯時(shí)序的方法，并給出時(shí)序仿真波形，通過(guò)對(duì)線陣CCD驅(qū)動(dòng)電路的時(shí)序設(shè)計(jì)，了解一個(gè)系統(tǒng)設(shè)計(jì)的基本方法，加深了解時(shí)序電路的設(shè)計(jì)方法。三、實(shí)驗(yàn)設(shè)備ccd線陣：sonyILX511AD：Analog Devices - AD9224FIFO：Integrat

3、ed Device Technology - IDT7204Cypress - CY7C460A四、背景介紹 AD電路里面的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的電路簡(jiǎn)稱AD電路。 FIFO 英文First In First Out 的縮寫，是一種先進(jìn)先出的數(shù)據(jù)緩存器，他與普通存儲(chǔ)器的區(qū)別是沒(méi)有外部讀寫地址線，這樣使用起來(lái)非常簡(jiǎn)單，但缺點(diǎn)就是只能順序?qū)懭霐?shù)據(jù)，順序的讀出數(shù)據(jù)，其數(shù)據(jù)地址由內(nèi)部讀寫指針自動(dòng)加1完成，不能像普通存儲(chǔ)器那樣可以由地址線決定讀取或?qū)懭肽硞€(gè)指定的地址。CCDCCD是以電荷作為信號(hào)，而不同于其他大多數(shù)器件是以電流或者電壓為信號(hào)，其基本功能是信號(hào)電荷的產(chǎn)生、存儲(chǔ)、傳輸和檢測(cè)。當(dāng)光入射到CC

4、D的光敏面時(shí)，CCD首先完成光電轉(zhuǎn)換即產(chǎn)生與入射光輻射量成線性關(guān)系的光電荷。CCD的工作原理是被攝物體反射光線到CCD器件上。CCD根據(jù)光的強(qiáng)弱積聚相應(yīng)的電荷，產(chǎn)生與光電荷量成正比的弱電壓信號(hào)，經(jīng)過(guò)濾波、放大處理，通過(guò)驅(qū)動(dòng)電路輸出一個(gè)能表示敏感物體光強(qiáng)弱的電信號(hào)或標(biāo)準(zhǔn)的視頻信號(hào)?；谏鲜鰧⒁痪S光學(xué)信息轉(zhuǎn)變?yōu)殡娦畔⑤敵龅脑?，線陣CCD可以實(shí)現(xiàn)圖像傳感和尺寸測(cè)量的功能。其顯著特點(diǎn)是：1.體積小重量輕；2.功耗小，工作電壓低，抗沖擊與震動(dòng)，性能穩(wěn)定，壽命長(zhǎng)；3.靈敏度高，噪聲低，動(dòng)態(tài)范圍大；4.響應(yīng)速度快，有自掃描功能，圖像畸變小，無(wú)殘像；5.應(yīng)用超大規(guī)模集成電路工藝技術(shù)生產(chǎn)，像素集成度高，尺寸精

5、確，商品化生產(chǎn)成本低。因此，許多采用光學(xué)方法測(cè)量外徑的儀器，把CCD器件作為光電接收器。                 五、設(shè)計(jì)思路： 在老師的指導(dǎo)下，我們對(duì)要設(shè)計(jì)的數(shù)字系統(tǒng)進(jìn)行了分析，其設(shè)計(jì)的框圖如下： 在上圖中我們可以清楚地看到我們需要做的是用一個(gè)輸入的clk，產(chǎn)生CCD、AD、FIFO所需要的clk，用以驅(qū)動(dòng)它們。CCD需要兩個(gè)時(shí)鐘：rog和clk,AD和FIFO分別需要一個(gè)clk。芯片的選擇： IDT公司的CMOS

6、ASYNCHRONOUS FIFO IDT7203,SONY公司的ILX511系列的CCD和AD9224系列的AD采樣器，這三個(gè)片子所需要的clk分別為：根據(jù)sony公司的ILX511 系列線陣CCD的技術(shù)手冊(cè)可以知道，該類型線陣CCD的最好工作時(shí)鐘在2MHz條件下，ILX511CCD線陣共有2086個(gè)像元，其中只有2048個(gè)像源是有效的。前面32個(gè)和后面6個(gè)像元是啞元。轉(zhuǎn)換時(shí)AD不對(duì)這部分像元進(jìn)行采樣輸出。AD必須在這2048個(gè)像源開(kāi)始采樣，否則會(huì)存入FIFO中一些無(wú)用的信息。由上圖和技術(shù)手冊(cè)可知ILX511系列線陣CCD，ROG選通脈沖信號(hào)和clk信號(hào)之間要求，t7要持續(xù)5000ns；t9

7、要持續(xù)3000ns。另外由該CCD的轉(zhuǎn)換時(shí)序圖可以知道，在時(shí)鐘信號(hào)的下降沿進(jìn)行轉(zhuǎn)換輸出。 由AD9224的技術(shù)資料可以知道，該型ADC采用流水線結(jié)構(gòu)轉(zhuǎn)換頻率高達(dá)20MHz的高速12位ADC。該型ADC是上升沿采樣，而且每采樣一個(gè)數(shù)值要延遲3個(gè)時(shí)鐘周期。AD的輸出比輸入延遲三個(gè)周期，怎樣用一個(gè)clk協(xié)調(diào)三個(gè)片子進(jìn)行工作成了我們這次實(shí)驗(yàn)的關(guān)鍵。它的采樣時(shí)序如下圖示： 用一計(jì)數(shù)器count對(duì)輸入的clk的上升沿進(jìn)行計(jì)數(shù)，在CCD的2048個(gè)有效像源以前讓AD和FIFO的clk一直保持在高電平，當(dāng)?shù)竭_(dá)有效像源時(shí)讓AD開(kāi)始工作，在延時(shí)3個(gè)周期后，F(xiàn)IFO開(kāi)始工作，當(dāng)2048個(gè)像源采樣完后，AD的clk再

8、次定義為高電平，在延時(shí)3個(gè)周期后，F(xiàn)IFO停止工作，這樣就完成了第一個(gè)周期，這時(shí)我們?cè)僮層?jì)數(shù)器count清0，繼續(xù)下一周期工作。 IDT7204是高速靜態(tài)RAM，其轉(zhuǎn)換時(shí)序如下圖所示。RAM的寫信號(hào)在信號(hào)的上升沿?cái)?shù)據(jù)寫入RAM中。CCD信號(hào)轉(zhuǎn)換前6個(gè)時(shí)鐘周期所有時(shí)鐘信號(hào)均輸出高電平，接著ROG輸出10個(gè)時(shí)鐘周期的低電平后轉(zhuǎn)換為高電平一直保持到轉(zhuǎn)換結(jié)束。ROG跳變?yōu)楦唠娖胶蠼?jīng)過(guò)6個(gè)時(shí)鐘周期后CCD的clk啟動(dòng)為時(shí)鐘信號(hào)。前面32個(gè)時(shí)鐘周期AD不進(jìn)行采樣輸出。CCD是下降沿輸出，AD是上升沿進(jìn)行采樣，可知此時(shí)CCD輸出最穩(wěn)定。AD啟動(dòng)后3個(gè)時(shí)鐘周期RAM將AD的采樣信號(hào)寫入RAM中。采樣完2048

9、個(gè)像元后，AD停止采樣，RAM再繼續(xù)寫入3個(gè)信號(hào)。一次轉(zhuǎn)換結(jié)束后所有信號(hào)都輸出6個(gè)時(shí)鐘周期的高電平。六、設(shè)計(jì)代碼 輸入引腳功能：en=0時(shí)，芯片輸出均為高電平，芯片不可工作； en=1 and clr=1 時(shí)，復(fù)位輸出均為低電平，計(jì)數(shù)器清零；en=1 and clr=0 時(shí)，芯片工作，輸出CCD數(shù)據(jù)采集系統(tǒng)的時(shí)序。 Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_unsigned.all;Entity ccddriver IsPort (clk,clr :in std_logic; rog,ccd,ad,fifo:out

10、std_logic); End ccddriver;Architecture Behavior Of ccddriver IsSignal count:integer range 0 to 2110; Signal rog0,ccd0,ad0,fifo0,rog1,ccd1,ad1,fifo1:std_logic; Begin Process(clk,clr)BeginIf en=0 then rog0<='1'ccd0<='1'ad0<='1'fifo0<='1' rog1<='1'

11、ccd1<='1'ad1<='1'fifo1<='1'Elsif clr='1' then count<=0;rog1<='0'ccd1<='0'ad1<='0'fifo1<='0'Elsif clk'event and clk='1' Then count<=count+1; Case count isWhen 0 to 5=> 啟動(dòng)前面6個(gè)時(shí)鐘先不用rog0<='1&

12、#39;ccd0<='1'ad0<='1'fifo0<='1'When 6 to 15=> 10個(gè)時(shí)鐘周期ORG輸出低電平rog0 <='0' ccd0 <='1'ad0 <='1' fifo0<='1'When 16 to 21=> ORG 跳變后，ccd驅(qū)動(dòng)要保持6個(gè)時(shí)鐘周期才能負(fù)跳變r(jià)og0 <='1'ccd0 <='1'ad0 <='1'fifo0<=

13、'1'When 22 to 53=> 前面32個(gè)啞元，AD不采樣rog0<='1'ccd0<='0'ad0<='1'fifo0<='1'When 54 to 56=> 由于AD是流水線工作，延遲3個(gè)時(shí)鐘周期才輸出采樣值，Buffer的讀入也要延遲3個(gè)時(shí)鐘周期rog0<='1' ccd0<='0'ad0<='0'fifo0<='1'When 57 to 2101=>rog0<=

14、9;1'ccd0<='0'ad0<='0'fifo0<='0'When 2102 to 2104=> AD停止采樣Buffer繼續(xù)讀入三個(gè)值rog0<='1'ccd0<='0'ad0<='1'fifo0<='0'When 2105 to 2110=>rog0<='0'ccd0<='0'ad0<='1'fifo0<='1' End case;If count>=2110 thencount<=0;End if;End if;End process;rog<=rog0 and rog1; ccd<=(ccd0 or clk) and ccd1; ad <=(ad0 or clk) and ad1; fifo<=(fifo0 or clk) and fifo1; End Behavior;七、時(shí)序圖啟動(dòng)時(shí)序：轉(zhuǎn)換視圖：八、總結(jié) 通過(guò)本次實(shí)驗(yàn)，我們了解了線陣CCD工作的方式和原