章邏輯門復(fù)習(xí)題VIP

1、邏輯門一、 選擇題：1、TTL電路中,高電平VH的標(biāo)稱值是( ) A. 3.6V B. 2.4V C. 0.3V D. 5V2、圖中電路為TTL門電路，為了使輸出等于，選擇正確答案（ ）。 A正確，正確，正確 B正確，錯(cuò)誤，正確C正確，錯(cuò)誤，錯(cuò)誤 D正確，正確，錯(cuò)誤3、TTL門電路輸入端懸空時(shí)，應(yīng)視為（ ）；(高電平，低電平，不定）。此時(shí)如用萬(wàn)用表測(cè)量其電壓，讀數(shù)約為（ ）（3.5V，0V，1.4V）。A高電平，1.4V B高電平，3.5V C低電平，0V D不定4、晶體管的開關(guān)作用是 ( )。A.飽合時(shí)集 射極接通，截止時(shí)集 射極斷開 B.飽合時(shí)集 射極斷開， 截止時(shí)集 射極接通C.飽合和截

2、止時(shí)集 射極均斷開 D. 飽合和截止時(shí)集 射極均接通5、邏輯圖和輸入A，B的波形如圖所示， 分析在 t1 瞬間輸出F為( ) 。 A. “0”B. “1” C. 任 意 D.高阻態(tài)6、 若干個(gè)具有三態(tài)輸出的電路的輸出端接到一點(diǎn)工作時(shí)，必須保證( ) A. 任何時(shí)候最多能有一個(gè)電路處于工作態(tài)，其余應(yīng)處于三態(tài)。 B. 任何時(shí)候最多能有一個(gè)電路處于三態(tài)，其余應(yīng)處于工作態(tài)。 C. 任何時(shí)候至少要有兩個(gè)或兩個(gè)以上電路處于工作態(tài)。D. 以上說(shuō)法都不對(duì)。7、 測(cè)得某邏輯門輸入A,B和輸出F的波形如圖,則F(A,B)的表達(dá)式是( )FBAA. B. F=A+B C. F=AB D. 8、下圖完成的邏輯功能是(

3、 )-5V A. B. C. D. F=AB3VFRD1A BD20V9、邏輯符號(hào)如圖所示，當(dāng)輸入 ，輸入B為方波時(shí)，則輸出F應(yīng) 為 ( )。A. 方 波 B. “0” C. “1” D.不確定10、CMOS電路如圖所示，輸出高電平UOH=5V,低電平UOL=0V,則圖（A）和圖(B)的輸出為( ) A A & Fa Fb B B R 100 R 100K （A） (B)A Fa=5v,Fb=5v B. Fa=5v,Fb=0v C. Fa=0v,Fb=0v D. Fa=0v,Fb=5v11、TTL與非門多余的輸入端應(yīng)該接成（ ） A. 高電平 B. 低電平 C.地 D.1k電阻12、施密特“非

4、”門和普通“非”門電路的閾值電壓分別是（ ）個(gè)。 A. 2和1 B.3和2 C. 3和1 D. 1和213、如圖所示CMOS電路中邏輯表達(dá)式的是（ C ）。A B C D14、對(duì)于TTL與非門閑置輸入端的處理，可以（ ABD ）。A.接電源 B.通過(guò)電阻3k接電源 C.接地 D.與有用輸入端并聯(lián)VCC=1AF110K15、設(shè)所給電路均為TTL電路，能實(shí)現(xiàn)邏輯功能的電路是（ ）。1ENAF1 A. B. =1AF1C. D. 16、以下電路中可以實(shí)現(xiàn)“線與”功能的有（ ）。 A. OC門 B.三態(tài)輸出門 C. TTL與非門 D.CMOS與非門17、標(biāo)準(zhǔn)TTL電路的開門電阻RON=3K，一個(gè)3輸入

5、端與門的A端接一個(gè)電阻R到地，要實(shí)現(xiàn)Y=BC，則R的取值應(yīng)( )。 A. 大于3k B. 小于700 C. 小于3k D. 可取任意值18、 下列各門電路符號(hào)中，不屬于基本門電路的是 （ D ）19、下列門電路哪些可以將輸出端并聯(lián)使用。（ BC ） A.具有推拉式輸出級(jí)的TTL電路 B.TTL電路的OC門 C. 漏級(jí)開路的CMOS門 D.普通的CMOS門20、電路如圖所示，已知D1、D2為硅二極管，則輸出電壓為（ ） A. 2.3V B. -0.7V . C. -12V D. 0V21、TTL 與非門不用的輸入端應(yīng)( )。 A. 接高電平 B. 懸空 C.接低電平二、 填空題：1、TTL 與非

6、門帶負(fù)載后, 負(fù)載電流的流向有兩種情況, 一種是從外電路流入與非門, 稱為 負(fù)載; 另一種是從與非門流向外電路, 稱為 負(fù)載, 其中TTL 與非門帶 負(fù)載的能力較強(qiáng)。（灌電流；拉電流；灌電流。）2、一般TTL門輸出端_直接相連，實(shí)現(xiàn)線與，_門的輸出端可以直接相連實(shí)現(xiàn)線與。（不能，OC）3、雙極型三極管飽和工作狀態(tài)的條件是 。（發(fā)射結(jié)和集電結(jié)均正偏）4、與門與 門等效。（負(fù)或門）5、OC門的輸出端可并聯(lián)使用，實(shí)現(xiàn)_功能；三態(tài)門可用來(lái)實(shí)現(xiàn)_。（線與，數(shù)據(jù)雙向傳輸）6、OC門稱為 門， 多個(gè)OC門輸出端并聯(lián)到一起可實(shí)現(xiàn) 功能。（集電極開路門，線與）7、可用作多路數(shù)據(jù)分時(shí)傳輸?shù)倪壿嬮T是 門。（三態(tài)門）

7、8、把兩個(gè)OC門的輸出端直接連在一起實(shí)現(xiàn)“與”邏輯關(guān)系的接法叫 。（線與）9、一個(gè)理想開關(guān)元件, 在接通狀態(tài)時(shí),接通電阻為 ,在斷開狀態(tài)下,其電阻為 ,斷開與接通之間的轉(zhuǎn)換時(shí)間為 。（0，無(wú)窮大，0）10、CMOS傳輸門不但可以傳送 信號(hào)，還可以傳送 信號(hào)。（模擬信號(hào)；數(shù)字信號(hào)）11、如圖所示, 這是 的邏輯符號(hào),當(dāng)0時(shí), Y ；當(dāng)1時(shí),輸出為 。（三態(tài)門； ;高阻態(tài) ）12、如下圖所示：（1）、. 圖(a)中，Y1= 。當(dāng)C接地時(shí)，Y1= ;當(dāng)C接高電平時(shí)， Y1= 。若A接高電平時(shí),Y1= 。（2）、 圖(b)中,2 。若要2, 則 。 （3）、 圖(c)中, 若電路處于4選1工作狀態(tài),

8、則3 。若要30, 則1 ,0 ；若10，3 。 （4）、圖(d)中, ，約束條件是 ；若， ， ；若， 。 （5）、圖(e)中, ,為 有效; 在滿足觸發(fā)條件下, 當(dāng)時(shí), ；當(dāng)時(shí)， 。(答案: (1)、 (2)、 (3)、(4) 、因(5)、 ) 三、 判斷題：1、對(duì)于TTL數(shù)字集成電路來(lái)說(shuō)，在使用中應(yīng)注意：電源電壓極性不得接反，其額定值為5V。（ ）2、利用三態(tài)門可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。 （ ）3、一般TTL門電路的輸出端可以直接相連，實(shí)現(xiàn)線與。（ ）4、要實(shí)現(xiàn)圖中各TTL門電路輸出端所示的邏輯關(guān)系，各電路的解法是否正確？&11110 (a)( ) (b)( ) (c) ( ) （d）( )5、與非門可以用作反相器。 （ ）6、TTL電路的電源電壓值和輸出電壓的高、低電平值依次為5V、3.6V、0.3V. ( )7、TTL與非門輸入端可以接任意值電阻；（ ）8、與非門可以用作反相器。 （ ）9、三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ）10、TTL與非門的多余輸入端可以接固定高電平。（ ）11、CMOS 電路比 TTL 電路功耗大。（ ）12、在 TTL 電路中通常規(guī)定高電平額定值為 5V。（ ）13、TTL門電路的功耗很低