第2章 邏輯門電路資料.doc

1、思考題與習(xí)題2.1 在圖2.42所示各電路中,當(dāng)輸入電壓uI分別為0V+5V懸空時,試計算輸出電壓uO的數(shù)值,并指出三極管工作狀態(tài)假設(shè)三極管導(dǎo)通時的UBE=0.7V圖2.42 題2.1電路圖解:對于圖a,當(dāng)輸入電壓uI分別為0V+5V懸空時,用戴維南定理對基極電路進行等效,可分別等效為:顯然,當(dāng)輸入電壓uI分別為0V和懸空時,三極管截至,輸出電壓為10V 當(dāng)輸入電壓uI為5V,由等效電路計算出:三極管處于飽和狀態(tài) ,uO=0.3V對于圖b,當(dāng)輸入電壓uI分別為0V+5V懸空時,用戴維南定理對基極電路進行等效,可分別等效為:顯然,對于輸入電壓uI為0V,三極管截至,輸出電壓為5V 當(dāng)輸入電壓uI

2、為5V,由等效電路計算出:三極管處于飽和狀態(tài) ,uO=0.3V當(dāng)輸入端懸空時,由等效電路計算出:三極管處于飽和狀態(tài) ,uO=0.3V上述分析歸納如下表:2.2 為什么說TTL與非門輸入端在以下三種接法時,在邏輯上都屬于輸入為0?(1)輸入端接地;(2)輸入端接低于0.8V的電源;(3)輸入端接同類與非門的輸出低電平0.3V解:說明上述問題可以有3種途徑,即結(jié)合具體電路在所給條件下分析其輸入輸出關(guān)系利用電壓傳輸特性或者利用與非門的主要參數(shù)進行分析與非門的邏輯功能可以歸納為:輸入有0,輸出為1,也就是說輸出為1時,輸入必有0方法1:以圖2.7所示與非門電路為例,當(dāng)輸入端ABC同時或者其中1個接地時

3、,UB1=0.7V,T2T3截至,輸出高電平,即輸出為1,所以輸入為0;當(dāng)輸入端ABC同時或者其中1個接低于0.8V的電源時,UB11.5V,T2有可能導(dǎo)通,但T3肯定截至,輸出高電平,即輸出為1,所以輸入為0;當(dāng)輸入端ABC同時或者其中1個接同類與非門的輸出低電壓0.3 V時,UB1=1.0V,T2T3截至,輸出高電平,即輸出為1,所以輸入為0 方法2:TTL與非門的電壓傳輸特性如圖所示:可見當(dāng)輸入電壓小于1.4V時,輸出為3.6V,而在題中所給的3種情況下,輸入電壓都小于1.4V,因此輸出高電平,即輸出為1,所以輸入為0方法3:由TTL與非門的主要技術(shù)參數(shù)可知:UIL(max)=0.8V,

4、而在題中所給的3種情況下,輸入電壓都小于0.8V,說明這3種情況下,輸入電壓都為低電平,而低電平用0表示,即邏輯02.3 為什么說TTL與非門輸入端在以下三種接法時,在邏輯上都屬于輸入為1?(1)輸入端懸空;(2)輸入端接高于2V的電源;(3)輸入端接同類與非門的輸出高電平3.6V解:回答上述問題也可以有3種途徑,即結(jié)合具體電路在所給條件下分析其輸入輸出關(guān)系利用電壓傳輸特性或者利用與非門的主要參數(shù)進行分析(1)輸入端懸空:輸入端懸空可以看作是輸入端所接電阻R無窮大,由輸入負(fù)載特性得輸入端電壓1.4V,此時UB1=2.1V,T2T3飽和導(dǎo)通,由與非門的邏輯功能知只有輸入全部為高電平時,T2T3飽

5、和導(dǎo)通,所以輸入為1(2)由TTL與非門的電壓傳輸特性可見:當(dāng)輸入端接高于2V的電源或者接同類與非門的輸出高電壓3.6 V時,輸出低電平即邏輯0,此時輸入一定是邏輯1(3)以圖2.7所示與非門電路為例,輸入端通過10k電阻接地時,UR=3.1V由TTL與非門的主要技術(shù)參數(shù)可知:UIH(min)=2V,可見UR> UIH(min),所以輸入為高電平,即邏輯12.4 指出圖2.43中各門電路的輸出是什么狀態(tài)(高電平低電平或高阻態(tài))假定它們都是T1000系列的TTL門電路圖2.43 題2.4電路圖解:在圖a中,三個輸入端都相當(dāng)于高電平,即邏輯1,由與非門的功能可知,其輸出為低電平在圖b中,輸入

6、端接10k電阻相當(dāng)于高電平,即邏輯1,由或門的功能可知,其輸出為高電平在圖c中,輸入端接51電阻相當(dāng)于低電平,即邏輯0,由與非門的功能可知,其輸出為高電平在圖d中,輸入端接10k電阻相當(dāng)于高電平,即邏輯1,由或非門的功能可知,其輸出為低電平在圖e中,EN=0,三態(tài)門電路處于禁止工作狀態(tài),其輸出為高阻態(tài)在圖f中,2個輸入端分別為高電平和低電平,由異或門的功能可知,其輸出為高電平2.5 圖2.44所示為TTL與非門設(shè)其輸出低電平UOL0.35V,輸出高電平UOH3V,允許最大灌入電流IOL=13mA,關(guān)門電平UOFF=0.8V,開門電平UON=1.8V（1） 試求TTL與非門的扇出系數(shù)NO;（2）

7、 試求該TTL與非門的低電平噪聲容限UNL和高電平噪聲容限UNH圖2.44 題2.5電路圖圖2.45 題2.6電路圖解:(1) (2) VV2.6 電路如圖2.45所示,已知OC門的輸出低電平UOL=0.3V;TTL與非門的內(nèi)部電路如圖2.7所示,其輸出低電平UOL=0.3V,輸出高電平UOH=3.6V,高電平輸入電流IIH=40A,低電平輸入電流IIL=1.5mA;三極管導(dǎo)通時,UBE=0.7V,飽和管壓降UCES=0.3V,UCC=5V試分別求出在下列情況下的UBUC和UF值（1） UA1=0.3V,UA2=3.6V;（2） UA1=UA2=3.6V;（3） R1=,UA1= UA2=3.

8、6V;（4） R2=,UA1= UA2=3.6V;（5） R3=,UA1= UA2=3.6V;解:(1) 由輸入條件可知:UB=0.7V,UC=0.3V,UF=3.6V;(2) 由輸入條件可知:UB=0.3V,三極管截止,UC由R2R3分壓決定,電阻未知,無法計算;(3) 由輸入條件可知:UB=0,三極管截止,UC由R2R3分壓決定,電阻未知,無法計算;(4) 由輸入條件可知:UB=0.3V,三極管截止,UCUF由R3決定;(5) 由輸入條件可知:UB=0.3V,三極管截止,UC=UCC,UF=0.3V.2.7 在圖2.25所示電路中,已知OC門在輸出低電平時允許的最大負(fù)載電流IOL=12mA,在輸出高電平時的漏電流IOH=200A,與非門的高電平輸入電流IIH=50A,低電平輸入電流IIL=1.4mA,UCC=5V,Rc=1k（1） 試問OC門的輸出高電平UOH為多少?（2） 為保證OC門的輸出低電平UOL不大于0.35V,試問最多可接幾個與非門?（3） 為保證OC門的輸出高電平UOH不低于3V,試問可接與非門的輸入端數(shù)為多少?解:(1) (2) 取(3) 因為所以2.8 試比較TTL電路和CMOS電路的優(yōu)缺點2.9 試說明下列各種門電路中哪些門電路的輸出端可以并聯(lián)使用（1） 具有推拉式輸出級的TTL門電路;（2） TTL電路的OC門;（3） TTL電路的三態(tài)輸出門